ألديك

شركة Aldec, Inc. هي شركة خاصة لأتمتة تصميم الإلكترونيات مقرها في هندرسون، نيفادا ، وتوفر البرامج والأجهزة المستخدمة في إنشاء والتحقق من التصاميم الرقمية التي تستهدف تقنيات FPGA و ASIC .

بصفتها عضوًا في Accellera وجمعية معايير IEEE ، تشارك Aldec بنشاط في عملية تطوير المعايير الجديدة وتحديث المعايير الحالية (مثل VHDL و SystemVerilog ). توفر Aldec محرك محاكاة لغة وصف الأجهزة (HDL) لأدوات EDA الأخرى مثل Altium Designer ، وتُضمّن إصدارات خاصة من أدواتها مع برامج موردي FPGA مثل Lattice . [ 1 ]

تاريخ

1984-1999

تأسست شركة ألديك عام 1984 على يد الدكتور ستانلي إم. هايدوك. وفي عام 1985، أطلقت الشركة أول منتجاتها: برنامج محاكاة الدوائر المنطقية SUSIE، الذي يعمل بنظام MS-DOS . وخلال العامين التاليين، استُخدمت عدة إصدارات من البرنامج كمحاكيات مصاحبة لأدوات إدخال المخططات الشائعة مثل OrCAD . وإدراكًا منها لشعبية نظام التشغيل مايكروسوفت ويندوز المتزايدة ، قامت ألديك بنقل برنامج المحاكاة الخاص بها إلى هذه المنصة، وأضافت إليه أدوات إدخال المخططات وإدارة التصميم. وفي عام 1992، أُصدرت حزمة البرامج الجديدة تحت اسم Active-CAD (مع العلم أن بعض الإصدارات منخفضة التكلفة من الحزمة بيعت لفترة من الزمن تحت العلامة التجارية Susie-CAD ). ومن أبرز ميزات Active-CAD قدرتها على نقل تغييرات المخططات إلى برنامج المحاكاة بشكل فوري، مما يسمح بالتحقق السريع من سلوك الدائرة المُعدّلة.

في عام ١٩٩٦، وقّعت شركة ألديك اتفاقية مع شركة زيلينكس سمحت بتوزيع نسخة زيلينكس فقط من برنامج Active-CAD تحت اسم Foundation . وبينما كان Active-CAD يدعم لغتي VHDL و Verilog في شكل وحدات ماكرو تخطيطية، شكّل إصدار Active-VHDL في عام ١٩٩٧ تحولًا من التصميم القائم على قوائم الشبكة إلى التصميم القائم على لغات وصف الأجهزة (HDL). بعد إضافة دعم Verilog، أُعيد تسمية Active-VHDL إلى Active-HDL ، وظلّ البرنامج متاحًا حتى عام ٢٠٢٠.

2000-2024

في عام 2000، أصدرت شركة Aldec برنامج محاكاة عالي الأداء للغة وصف الأجهزة (HDL)، يعمل ليس فقط على نظام التشغيل Windows ، بل أيضًا على منصتي Solaris و Linux . [ 2 ] وفي عام 2001، أضافت Aldec تقنية الأجهزة إلى خط إنتاجها: منصة HES (محاكاة الأجهزة المدمجة) التي تتيح تسريع محاكاة HDL باستخدام الأجهزة، بالإضافة إلى إمكانية تصميم نماذج أولية تدريجية للأجهزة. وشهد عام 2003 إصدار برنامج Riviera-PRO الذي يدعم التحقق القائم على التأكيدات (حيث يمكن استخدام OpenVera و PSL و SystemVerilog لكتابة الخصائص والتأكيدات والتغطية). وفي عام 2004، أُضيف دعم SystemC وجزء SystemVerilog غير القائم على التأكيدات. وظهرت واجهات MATLAB و Simulink في أدوات Aldec لأول مرة في عام 2005. وفي عام 2006، كان Riviera-PRO أول برنامج محاكاة يدعم مبادرة تشفير Open IP من Synplicity . [ 3 ]

استجابةً لطلبات مستخدمي لغة Verilog، أصدرت شركة Aldec في عام 2007 أداةً متقدمةً لفحص الأخطاء البرمجية ، قابلةً للتخصيص من قِبل المستخدم، تُطبّق قواعد وضعها اتحاد STJapanese، وهو اتحاد يضمّ كبرى شركات تصنيع أشباه الموصلات. وفي عام 2008، أصدرت الشركة ALINT: مدقق قواعد التصميم (STARC - اتحاد ياباني يضمّ 11 شركةً متخصصةً في تصنيع الدوائر المتكاملة الخاصة بالتطبيقات). وفي عام 2010، أضافت دعمًا للغة VHDL IEEE 1076-2008. وفي العام نفسه، فازت أداة Active-HDL من Aldec بجائزة أفضل أداة لتصميم ومحاكاة الدوائر المتكاملة القابلة للبرمجة (FPGA) في الصين. وفي عام 2011، قدّمت Aldec دعمًا لـ UVM 1.0 وOVM 2.1.2 وVMM 1.1.1a، وأصدرت  محاكي تصميم بتردد 4 ميجاهرتز. كما فازت بجائزة أفضل مزوّد لمنصات تصميم والتحقق من الدوائر المتكاملة القابلة للبرمجة (FPGA) في الصين. في عام ٢٠١٢، دخلت شركة ألديك سوق نماذج SoC/ASIC الأولية مع HES-7، وأطلقت بالاشتراك OSVVM وVHDL Verification. وفي عام ٢٠١٣، أصدرت ألديك Spec-TRACER لإدارة دورة حياة المتطلبات. وفي عام ٢٠١٥، أصدرت ألديك ALINT-PRO مع CDC Verification، وفي عام ٢٠١٦، أصدرت خط إنتاج TySOM لتطوير الأنظمة المدمجة باستخدام SoC FPGAs. وفي عام ٢٠٢٠، أضافت دعمًا لمعيار VHDL IEEE 1076-2019.

منتجات

برمجة

  • Active-HDL - بيئة تطوير FPGA مبنية على محاكي HDL شائع في نواة النظام. تدعم أدوات إدخال التصميم وتصحيح الأخطاء النصية والرسومية، وتتيح محاكاة لغات برمجة متعددة (VHDL/Verilog/EDIF/SystemC/SystemVerilog)، وتوفر واجهة موحدة لأدوات التركيب والتنفيذ المختلفة. كما تدعم التحقق القائم على التأكيدات باستخدام عبارات تأكيد Open Vera أو PSL أو SystemVerilog. تتوفر إصدارات خاصة من البرنامج تدعم مُصنِّع FPGA واحد فقط، مثل Active-HDL Lattice Edition . متوفر فقط على نظام التشغيل Windows.
  • Riviera-PRO - محاكي HDL متطور يستهدف تصميمات ASIC وFPGA الكبيرة. يُوسّع Riviera-PRO ميزات محاكاة Active-HDL بدعم منهجيات التحقق المتقدمة مثل التدقيق اللغوي، والتغطية الوظيفية، و OVM و UVM ، وتسريع الأجهزة، والنمذجة الأولية. Riviera-PRO هو جيل جديد من الأداة المعروفة باسم Riviera-Classic، وهو متوفر بنظامي 32 بت و64 بت لأنظمة MS Windows وLinux.
  • HES-DVM - حل يسمح بتسريع محاكاة HDL (تقليل وقت التحقق من 10 إلى 50 مرة)، ومحاكاة التصميم بأكمله والمحاكاة المشتركة للأجهزة والبرامج (مفيد في تطوير الأنظمة المدمجة ).
  • ALINT-PRO - إطار عمل موحد لفحص قواعد التصميم وتحليلها وتحليل CDC. يتميز ALINT-PRO بقدرته على إجراء تحليل نصي شامل لمصادر تصميم Verilog وVHDL وSystemVerilog، بالإضافة إلى فحوصات متقدمة لهيكل التصميم بأكمله. تتوفر مجموعات متعددة من القواعد المُعرّفة مسبقًا والقابلة للتخصيص بدرجة عالية، كما يُمكن إنشاء قواعد جديدة ومخصصة باستخدام واجهة برمجة التطبيقات (API) المُتاحة . تتيح منهجية الفحص القائمة على المراحل المدمجة فحصًا أسرع وأكثر كفاءة للقواعد. يدعم ALINT-PRO بسلاسة تشغيل فحوصات القواعد للتصاميم التي تستهدف تنفيذ FPGA باستخدام تقنيات Xilinx و Intel و Microsemi و Lattice بأقل قدر من الإعداد.
  • Spec-TRACER - تطبيق موحد لإدارة دورة حياة المتطلبات، مصمم خصيصًا لتصميمات FPGA وASIC. يُسهّل جمع المتطلبات وإدارتها وتحليلها وتتبعها وإعداد التقارير عنها؛ ويتكامل مع أدوات تصميم ومحاكاة لغة وصف الأجهزة (HDL) التي تعمل بنظام ويندوز.
  • منتجات الملكية الفكرية - مجموعة من كتل الملكية الفكرية ذات الأغراض العامة التي أنشأتها شركة Aldec وشركاؤها، وتم التحقق من صحتها في بيئات Active-HDL و Riviera-PRO.

الأجهزة

  • HES-7 - حلٌّ عالي السعة والكثافة لتصميم نماذج أولية لدوائر ASIC باستخدام تقنية FPGA . بفضل لوحات تصميم النماذج الأولية Xilinx Virtex-7 FPGA ، يتيح HES-7 اختبار تصميمات تصل إلى 24 مليون بوابة ASIC.
  • تقنية Microsemi RTAX/RTSX للنماذج الأولية - طريقة فعّالة لإنشاء نماذج أولية لتصاميم FPGA مقاومة للإشعاع، وذلك باستخدام لوحات نماذج أولية متوافقة مع حجم المكونات، مزودة برقائق قابلة لإعادة البرمجة تعتمد على ذاكرة فلاش. يتضمن الحل برنامجًا اختياريًا لترجمة قوائم الشبكة.
  • نظام اختبار التوافق مع معيار DO-254 (CTS) - هو حل تحقق متكامل يضمن توافق شريحة FPGA في نظامك مع معيار DO-254/ED80. يتيح نظام CTS للمستخدم إجراء محاكاة متقدمة داخل الجهاز بدلاً من اختبار الأجهزة التقليدي. يمكنك إعادة استخدام نفس منصة الاختبار كمتجهات اختبار لمحاكاة داخل الجهاز، مع نتائج تغطية كاملة للكود تم الحصول عليها من محاكاة RTL. من خلال إعادة استخدام نفس منصة الاختبار، يمكن لعملية التحقق من الأجهزة تحقيق تتبع المتطلبات بسهولة. يمكنك إجراء محاكاة داخل الجهاز بسرعة على الجهاز المستهدف. كما يتيح نظام CTS سهولة مقارنة نتائج محاكاة داخل الجهاز ومحاكاة HDL وتصحيح أخطائها عبر تنسيق الموجة.
  • TySOM - لوحات تطوير مدمجة وبطاقات فرعية FMC تعتمد على سلسلة Xilinx Zynq-7000 تستهدف إنترنت الأشياء، وأنظمة مساعدة السائق المتقدمة، ورؤية الآلة الصناعية.

تعليم

في عام 1999 ساهمت الشركة في إنشاء "مختبر ألديك للتصميم الرقمي" في جامعة نيفادا، لاس فيغاس . [ 4 ]

انظر أيضاً

مراجع

  1. EN-genius Programmable logic ZONE، "Lattice و Aldec يشكلان تحالفًا لتصميم FPGA والتحقق من التصميم"
  2. ريتشارد جورينج، "شركة ألديك تطلق محاكي لغات مختلطة قائم على نظام لينكس" ، EETimes.com، 13 نوفمبر 2000
  3. كريستين إيفانز-بوغ، "حماية الملكية الفكرية أصبحت أسهل" مؤرشفة في 18 أكتوبر 2006 على موقع Wayback Machine ، الفقرة 11، مجلة Electronics Weekly، 13 أكتوبر 2006
  4. موظفو قسم الهندسة الكهربائية وهندسة الحاسبات بجامعة نيفادا، لاس فيغاس، "يلعب مركز ALDEC دورًا هامًا في برامج الهندسة الكهربائية وهندسة الحاسبات". مؤرشف بتاريخ 20 يوليو 2006 في أرشيف الإنترنت ، الصفحة 3، أخبار قسم الهندسة الكهربائية وهندسة الحاسبات بجامعة نيفادا، لاس فيغاس، المجلد 5، 2005