إمكانيات الأجهزة، تعليمات RISC المحسّنة

تُعدّ تقنية CHERI ( تعليمات RISC المحسّنة للأجهزة ) تقنيةً مصممةً لتحسين أمان معالجات RISC ( مجموعة التعليمات المختصرة ). وتهدف CHERI إلى معالجة السبب الجذري للمشاكل الناجمة عن نقص أمان الذاكرة في التطبيقات الشائعة للغات البرمجة مثل C و C++ ، والتي تُعدّ مسؤولةً عن حوالي 70% من الثغرات الأمنية في الأنظمة الحديثة. ^{[ 1 ] [ 2 ]}

يعمل النظام البرمجي من خلال منح كل مرجع لأي جزء من البيانات أو موارد النظام قواعد وصول خاصة به. يمنع هذا البرامج من الوصول إلى أو تغيير ما لا ينبغي لها الوصول إليه. كما يصعب خداع جزء من البرنامج للوصول إلى أو تغيير ما ينبغي له الوصول إليه، ولكن في وقت لاحق. تُستخدم الآلية نفسها لتطبيق فصل الصلاحيات ، بتقسيم العمليات إلى أقسام تحدّ من الضرر الذي قد تُسببه ثغرة برمجية (أمنية أو غيرها).

يمكن إضافة CHERI إلى العديد من بنى مجموعات التعليمات المختلفة بما في ذلك MIPS و AArch64 و RISC-V ، مما يجعلها قابلة للاستخدام عبر مجموعة واسعة من المنصات.

يتطلب الحصول على مزايا أمان الذاكرة الدقيقة التي يوفرها CHERI إعادة تجميع البرامج، ولكن معظم البرامج لا تتطلب سوى تغييرات طفيفة (إن وجدت) في شفرة المصدر. ^{[ 3 ]} وقد أدركت الحكومات أهمية CHERI كوسيلة لتحسين الأمن السيبراني وحماية الأنظمة الحيوية. ^{[ 4 ]} ويجري تطويره حاليًا بشكل مكثف من قبل العديد من المؤسسات التجارية والأكاديمية. ^{[ 5 ]}

CHERI عبارة عن بنية قدرات . ^{[ 6 ]} أظهرت بنى القدرات المبكرة، مثل حاسوب CAP ومعالج Intel iAPX 432 ، إدارة آمنة للذاكرة، لكنها عانت من ارتفاع تكاليف الأداء والتعقيد. ^{[ 7 ]} مع ازدياد سرعة الأنظمة وتعقيدها، انتشرت ثغرات أمنية مثل تجاوز سعة المخزن المؤقت وأخطاء استخدام الذاكرة بعد تحريرها . تعالج CHERI هذه التحديات بتصميم مُصمم خصيصًا لبيئات الحوسبة الحديثة. فهي تُعزز سلامة الذاكرة وتوفر مشاركة آمنة وعزلًا للتعامل مع تعقيد البرمجيات المتزايد ومكافحة الهجمات الإلكترونية.

في سبعينيات وثمانينيات القرن الماضي، أظهرت بنى القدرات المبكرة، مثل حاسوب CAP (الذي طُوّر في جامعة كامبريدج) وحاسوب Intel iAPX 432، خصائص أمنية قوية. اعتمدت هذه الأنظمة على جداول التوجيه غير المباشر لإدارة القدرات، مما أدى إلى اختناقات في الأداء نظرًا لأن الوصول إلى الذاكرة كان يتطلب عمليات بحث متعددة. ورغم أن هذا النهج كان فعالًا عندما كانت المعالجات بطيئة والذاكرة سريعة، إلا أنه أصبح غير عملي بحلول منتصف ثمانينيات القرن الماضي مع ازدياد سرعة المعالجات وتراجع أوقات الوصول إلى الذاكرة. ^{[ 7 ]}

في عام 2010، أطلقت وكالة مشاريع الأبحاث الدفاعية المتقدمة (DARPA) برنامج "تصميم جديد لأنظمة مضيفة مرنة، قابلة للتكيف، وآمنة" (CRASH)، ^{[ 8 ] [ 9 ]} والذي كلف المشاركين بإعادة تصميم أنظمة الحاسوب لتحسين الأمن. وقد أعاد فريق من معهد SRI الدولي وجامعة كامبريدج النظر في بنى القدرات، ساعيًا إلى معالجة تحديات سلامة الذاكرة المتأصلة في التصاميم التقليدية.

يعمل نظام CHERI على مستوى العتاد من خلال توفير نوع مُعتمد على العتاد (إحدى إمكانيات CHERI ) يُخوّل الوصول إلى الذاكرة. يتضمن هذا النوع عنوانًا وبيانات وصفية أخرى ، مثل الحدود والأذونات. تستخدم التعليمات التي تصل إلى الذاكرة، مثل عمليات التحميل والتخزين والقفز، أحد هذه الأنواع لتخويل الوصول، بينما في البنى التقليدية، كانت تستخدم عنوانًا فقط.

تُخزَّن هذه البيانات الوصفية مباشرةً في ذاكرة الحاسوب، إلى جانب العنوان، وتُحمي بواسطة بتة علامة تُمسح في حال التلاعب بهذه الخاصية. تُعلِم هذه البيانات الحاسوبَ بمناطق الذاكرة التي يُمكن الوصول إليها من خلال عملية مُحدَّدة، وكيف يُمكن للبرنامج تعديل الذاكرة أو قراءتها من خلال تلك العملية. يسمح هذا لأنظمة CHERI باكتشاف الحالات التي يتم فيها التعامل مع ذاكرة خارج نطاق الذاكرة المُخصَّصة للقراءة أو الكتابة. إن ربط البيانات الوصفية بالقيمة المُستخدمة للوصول إلى الذاكرة، بدلاً من ربطها بالذاكرة التي يتم الوصول إليها (على عكس وحدة إدارة الذاكرة )، يعني أن الجهاز قادر على اكتشاف الحالات التي يُحاول فيها البرنامج الوصول إلى جزء من الذاكرة التي من المفترض أن يكون مُخوّلاً بالوصول إليها، بينما ينوي الوصول إلى جزء آخر من الذاكرة.

تتضمن تطبيقات أنظمة CHERI أيضًا تعديلات على مُخصِّص الذاكرة الافتراضي ، وهو مُكوِّن يُحدِّد كيفية تعامل البرنامج مع نطاق من العناوين ككائن . في نظام CHERI، يجب أيضًا إبلاغ هذه المعلومات إلى العتاد، وذلك بتحديد حدود المؤشر (المُمثَّل بواسطة خاصية CHERI) المُعاد. ^{[ 10 ]} وقد يُبلِّغ أيضًا عن مدة صلاحية الكائن ، لمنع أخطاء الاستخدام بعد التحرير أو الاستخدام بعد إعادة الاستخدام. ^{[ 11 ] [ 12 ] [ 13 ]}

بحسب السياق، يمكن استخدام أنظمة CHERI لتحسين عمليات التحقق على مستوى المُصرّف، وبناء بيئات آمنة ، ^{[ 14 ]} أو حتى لتعزيز بنى التعليمات الحالية. أشار تقرير صادر عن مايكروسوفت عام 2019 إلى أن حماية CHERI يمكن استخدامها للتخفيف من أكثر من 70% من مشكلات أمان الذاكرة التي وُجدت في الشركة عام 2019. ^{[ 15 ]} كما صُممت بنى CHERI لتكون متوافقة مع لغات البرمجة الحالية مثل C وC++. ووجدت دراسة أجراها باحثون من جامعة كامبريدج أن نقل ستة ملايين سطر من شفرة المصدر C وC++ إلى CHERI تطلب تغييرات في 0.026% فقط من أسطر شفرة المصدر . ^{[ 3 ]}

تُضيف هذه البنية تعقيدًا إلى مكونات الجهاز نظرًا لآليات بتات العلامات وفحوصات القدرات اللازمة لضمان سلامة الذاكرة. ورغم تطبيق تحسينات لتقليل هذه التأثيرات، ^{[ 16 ]} إلا أن المفاضلات في الأداء قد تختلف باختلاف أحمال العمل والتطبيقات. علاوة على ذلك، يتطلب CHERI تعديلات على كلٍ من بيئات البرمجيات والأجهزة. تسمح تطبيقات مثل Morello بتشغيل الملفات الثنائية دون تعديل، لكنها لا توفر أي مزايا أمنية إضافية. يجب إعادة تجميع البرامج أو تكييفها لاستخدام نموذج CHERI القائم على القدرات، ويتعين على مصنعي الأجهزة دمج امتدادات CHERI في تصميماتهم.

لا يزال توحيد المعايير جهدًا مستمرًا. فبينما تسعى مبادرات مثل تحالف CHERI ^{[ 17 ]} وتوحيد معايير RISC-V ^{[ 18 ]} إلى حشد دعم أوسع، إلا أن غياب معايير صناعية مقبولة على نطاق واسع لميزات CHERI قد أدى إلى تأخير اعتمادها. وقد يكون تكييف البرامج القديمة أو تحديث الأنظمة الحالية للعمل مع CHERI أمرًا صعبًا، لا سيما بالنسبة لقواعد البيانات الكبيرة والمتنوعة. وغالبًا ما تنبع الصعوبة من ممارسات البرمجة المستخدمة أثناء التطوير الأصلي للبرنامج، مثل تطبيق إدارة ذاكرة مخصصة، حيث قد يكون تحديد المؤشرات من الأعداد الصحيحة إشكاليًا للغاية. ^{[ 19 ]}

تم تطبيق بنية CHERI عبر منصات ومشاريع متعددة:

• موريلو – طُوِّرت شريحة موريلو بواسطة شركة Arm كجزء من برنامج الأمن الرقمي بالتصميم (DSbD) المُموَّل من قِبَل UKRI، ^{[ 20 ] [ 21 ]} وهي عبارة عن بنية فائقة مصممة لتقييم ميزات CHERI التجريبية لاستخدامها المحتمل في الإنتاج على بنية AArch64. تدعم لوحة موريلو أنظمة CheriBSD، وإصدارات مخصصة من Android ، و Linux . وهي لا تزال نموذجًا أوليًا للأبحاث.
• CHERIoT – تم طرحها من قبل مايكروسوفت في عام 2023 ^{[ 22 ]} ويتم تطويرها الآن من قبل العديد من الموردين، ^{[ 23 ]} CHERIoT هي نسخة معدلة من RISC-V CHERI مُحسّنة للأجهزة المدمجة الصغيرة. ^{[ 12 ]} CHERIoT مشروع مُصمم بشكل مشترك بين البرمجيات والأجهزة، ويقوم ببناء نظام تشغيل مخصص في الوقت الحقيقي (RTOS) ونموذج حجرة، بالإضافة إلى أجهزة متخصصة لتوفير ضمانات أمنية قوية. وهي تتضمن ميزات أمان متقدمة للذاكرة مستوحاة من مشاريع الأمان الزمني لـ CHERI التي تم تنفيذها على Morello.
• سوناتا – طُوِّرت منصة سوناتا بواسطة شركة lowRISC وصُنعت بواسطة شركة NewAE كجزء من مشروع Sunburst المُموَّل من UKRI، وهي نظام قائم على معالج FPGA مُصمَّم لتشغيل معمارية RISC-V. ^{[ 24 ]} تتميز اللوحة بتصميم مفتوح المصدر، مما يسمح للباحثين والمطورين بتعديل وتكييف مكوناتها المادية والبرمجية. صُمِّمت سوناتا في الأساس كنظام نموذجي لمشروع CHERIoT.
• X730 – تم إصداره بواسطة Codasip في عام 2024، وهو عبارة عن تطبيق لمسودة معيار RISC-V CHERI لمعالج من فئة التطبيقات. ^{[ 25 ]}
• ICENI - تم الإعلان عنها بواسطة SCI Semiconductor في عام 2024، ^{[ 26 ]} ICENI عبارة عن وحدة تحكم دقيقة متوافقة مع CHERIoT مصممة للأنظمة المدمجة الآمنة.

صُممت تطبيقات CHERI التي تستهدف أنظمة التشغيل الشائعة لتتوافق مع كلٍ من البرامج القديمة والبرامج ذات القدرات الخاصة، مما يسمح بالتكيف التدريجي مع التطبيقات الحالية. كما تم تطبيق CHERI على مختلف بنى الأجهزة في بيئة بحثية، بما في ذلك MIPS، ^{[ 6 ]} وAArch64 (عبر منصة Morello)، وRISC-V. ^{[ 27 ]}

بحلول عام 2012، عُرضت نماذج أولية مبكرة من CHERI، ^{[ 28 ]} وقد شغّلت هذه النماذج نواة مصغّرة مع لغة تجميع مكتوبة يدويًا لمعالجة القدرات. صُمّم CHERI ليكون سهل التنفيذ على بنى المعالجة الحديثة فائقة التوازي ذات خطوط الأنابيب. وعلى عكس أنظمة القدرات السابقة، استغنى CHERI عن الحاجة إلى جداول التوجيه غير المباشر، ^{[ 6 ]} متجنبًا بذلك مشكلات الأداء المرتبطة بها، ومثبتًا إمكانية تنفيذ بنى القدرات الحديثة بكفاءة.

في عام 2014، أثبتت أجهزة CHERI قدرتها على تشغيل نظام تشغيل كامل شبيه بنظام UNIX، وهو FreeBSD . أظهر هذا العرض التوضيحي إمكانية دمج نموذج قدرات CHERI مع بيئات البرمجيات الحالية. صُممت CHERI في الأصل كنموذج أولي لامتداد MIPS-64 . ^{[ 6 ]} استخدم التطبيق قدرات 256 بت، تتضمن حقولًا لقاعدة 64 بت، والطول، ونوع الكائن، والأذونات، مع تخصيص بعض البتات لأغراض تجريبية.

في عام ٢٠١٥، قدمت CHERI نموذجًا جديدًا لترميز القدرات يفصل العنوان (المشار إليه بالمؤشر ) عن الحدود والصلاحيات. سمح هذا التحسين للقدرات بالعمل كمؤشرات في كود C المُترجم، ^{[ ١٣ ]} مما حسّن سهولة الاستخدام. في العام نفسه، انضمت Arm إلى المشروع وقدمت ملاحظات قيّمة، مُشيرةً إلى أنه بينما قد يكون مضاعفة أحجام المؤشرات مقبولًا، فإن مضاعفتها أربع مرات غير مقبول. أدت هذه الملاحظات إلى تطوير CHERI Concentrate، ^{[ ١٦ ]} وهو نموذج ترميز مُضغوط يُقلل حجم القدرة إلى ١٢٨ بتًا عن طريق إزالة التكرار بين الأساس والعنوان والقمة.

في عام 2019، عرضت CheriABI ^{[ 29 ]} تطبيقًا آمنًا تمامًا للذاكرة لـ POSIX ، مما يسمح لبرامج سطح المكتب الحالية بأن تصبح آمنة للذاكرة بإعادة تجميع واحدة.

بحلول عام 2020، بات من الواضح أن موردي البرمجيات كانوا مترددين في نقل برامجهم دون دعم من موردي الأجهزة، في حين أن موردي الأجهزة كانوا غير راغبين في إنتاج الرقائق الإلكترونية دون طلب كافٍ من العملاء. أطلقت هيئة البحث والابتكار في المملكة المتحدة (UKRI) برنامج الأمن الرقمي بالتصميم (DSbD) ^{[ 30 ]} لمعالجة معوقات تبني تقنية CHERI. خصص البرنامج 70 مليون جنيه إسترليني، مقابل 100 مليون جنيه إسترليني من الاستثمارات الصناعية، لبناء منظومة برمجيات CHERI . ^{[ 30 ]}

موّلت هذه المبادرة شريحة Morello من Arm، وهي بنية فائقة مصممة لتقييم ميزات CHERI التجريبية لاستخدامها المحتمل في الإنتاج، استنادًا إلى AArch64 . صُممت لوحة Morello لتشغيل CheriBSD، وإصدارات مخصصة من Android وLinux. في الوقت نفسه، أثبت مشروع Cornucopia ^{[ 31 ]} قدرة CHERI على ضمان سلامة الذاكرة المكانية والزمانية، موفرًا حماية حتمية ضد التداخل الزمني لكائنات الكومة (بمعنى "الاستخدام بعد التحرير"). أما مشروع Cornucopia Reloaded ^{[ 11 ]} اللاحق، فقد عرض كفاءة عالية في السلامة الزمنية باستخدام ميزات جداول الصفحات في Morello، ولا سيما أوقات التوقف شبه المعدومة للتطبيق الذي يستخدم آلية الإلغاء.

في عام 2023، قدمت مايكروسوفت CHERIoT، ^{[ 12 ]} وهي نسخة معدلة من CHERI مبنية على معمارية RISC-V، ومُحسّنة للأجهزة المدمجة الصغيرة. دمجت CHERIoT أفكارًا من Cornucopia وتقنيات تلوين الذاكرة مثل SPARC ADI وArm MTE لتعزيز الأمان. وكجزء من مشروع Sunburst المُموّل من UKRI، أطلقت lowRISC منصة Sonata لتطوير CHERI القائمة على معمارية RISC-V ودعم جهود التقييس. وقد ساهم كل من العمل البحثي لـ CHERI RISC-V وCHERIoT في عملية التقييس لعائلة CHERI الرسمية من امتدادات RISC-V. ^{[ 18 ]} أعلنت Codasip عن توفر نوى IP مبنية على معمارية RISC-V مع امتدادات CHERI للترخيص. ^{[ 32 ]}

تأسس تحالف CHERI في عام 2024. ^{[ 33 ]} هذه المنظمة غير الربحية، التي شكلتها مجموعة من شركات التكنولوجيا المتقدمة، تهدف إلى تسريع تبني تقنية CHERI. يوفر التحالف منصة للتعاون، ويسهم في جعل هذه التقنية أكثر وضوحًا وأسهل استخدامًا. يتمثل هدفه في توحيد منظومة CHERI، ويرحب بالأعضاء المهتمين بها، بدءًا من الشركات التجارية وصولًا إلى الجامعات ومراكز الأبحاث ومجتمعات المصادر المفتوحة. يتألف التحالف من مجموعات عمل ^{[ 34 ]} تركز على مواضيع محددة (مثل نقل أنظمة التشغيل، والأدوات، وتوصيات التصميم، إلخ). كما ينظم مؤتمرات متخصصة في CHERI ^{[ 35 ]} ، ويشارك في العديد من الفعاليات للترويج لهذه التقنية.

بحلول عام 2024، أعلنت شركة SCI Semiconductors عن ICENI، ^{[ 26 ]} وهي شريحة متوافقة مع CHERIoT مصممة خصيصًا للأنظمة المدمجة الآمنة. وتعمل شركة Codasip بنشاط على تطوير تطبيق لنواة لينكس لبنية RISC-V. ^{[ 36 ]} تأسس تحالف CHERI، وهو منظمة غير ربحية مقرها كامبريدج، المملكة المتحدة، لتعزيز تبني تقنية CHERI ودمجها في المنتجات والأنظمة الرقمية الآمنة، وتضم جوجل كعضو مؤسس. ^{[ 5 ]}

في عام 2025، أعلنت شركة Wyvern Global، قسم أشباه الموصلات، عن WARP ^{[ 37 ]} ، وهي أول شريحة RISC-V أصلية لنظام CHERI-BSD متاحة تجاريًا، مصممة خصيصًا لتقنية CHERI. كما أعلنت الشركة عن برنامج اعتماد من قِبل مُصنّعي المعدات الأصلية (OEM) يحمل الاسم نفسه، لتمكينهم من دمج هذه التقنية في لوحاتهم الحالية باستخدام شريحة WARP. وتعهدت الشركة أيضًا باعتماد تقنية CHERI في جميع منتجاتها وخدماتها الحالية بشكل كامل، وانضمت إلى تحالف CHERI CIC ^{[ 38 ].}