منطق الدومينو

📅 آخر تحديث: ٢٥ يوليو ٢٠٢٦
✍️ نُشر في: ٢٥ يوليو ٢٠٢٦
📷 يحتوي على 1 صور
الموسوعة الحرة
تطبيق منطق الدومينو العام، حيث ترمز شبكة السحب لأسفل إلى شبكة من ترانزستورات NMOS. [ 1 ]

منطق الدومينو هو تطور قائم على تقنية CMOS لتقنيات المنطق الديناميكي ، ويتألف من بوابة منطقية ديناميكية متصلة على التوالي بعاكس CMOS ثابت . [ 2 ] يُشتق المصطلح من حقيقة أن كل مرحلة في منطق الدومينو تُؤثر على المرحلة التالية للتقييم، تمامًا مثل قطع الدومينو التي تتساقط واحدة تلو الأخرى . يختلف منطق الدومينو عن الحلول الأخرى لمشكلة التتالي، حيث يتم مقاطعة التتالي بواسطة إشارات الساعة أو وسائل أخرى.

طُوِّرت تقنية الدومينو المنطقية لتسريع الدوائر، وحلّت مشكلة التتالي المبكر، وذلك عادةً بإدخال عاكسات CMOS ثابتة بين مراحل الدومينو لتجنب التفريغ المبكر لبوابات المنطق الديناميكية المتتالية. [ 3 ] تسمح تقنية الدومينو المنطقية بتأرجح منطقي كامل، حيث يمكن للمخرج أن ينتقل من جهد مصدر الطاقة إلى جهد الأرض.

منطق ديناميكي

يختلف المنطق الديناميكي عن المنطق الثابت في تضمينه إشارة ساعة لتسريع الأداء. في بوابات المنطق الديناميكي بتقنية CMOS، يتم شحن خرج البوابة مسبقًا إلى جهد مصدر الطاقة أثناء إيقاف تشغيل الساعة (مرحلة "الشحن المسبق")، ثم يتم تقييمه إلى حالة المنطق الصحيحة أثناء تشغيل الساعة (مرحلة "التقييم") عن طريق تفريغ ترانزستورات NMOS ذات الصلة في شبكة السحب السفلي. [ 2 ]

عند توصيل بوابات المنطق الديناميكية على التوالي، تظهر مشكلة: قد تتسبب حالة الشحن المسبق "1" للبوابة الأولى في تفريغ البوابة الثانية قبل الأوان، قبل أن تصل البوابة الأولى إلى حالتها الصحيحة. يؤدي هذا إلى استهلاك الشحن المسبق للبوابة الثانية، والذي لا يمكن استعادته إلا في دورة الساعة التالية، وبالتالي لا يمكن التعافي من هذا الخطأ. [ 4 ]

عملية منطق الدومينو

لتحقيق تسلسل بوابات المنطق الديناميكي، يُعد منطق الدومينو أحد الحلول، حيث يُضاف عاكس ثابت عادي بين المراحل. في بنية تسلسل منطق الدومينو متعددة المراحل، يُؤثر تقييم كل مرحلة على المرحلة التالية للتقييم، تمامًا كما تتساقط قطع الدومينو واحدة تلو الأخرى. بمجرد التقييم، لا يمكن لحالات العقدة العودة إلى "1" حتى تبدأ مرحلة الشحن المسبق التالية. [ 3 ]

رغم أن إدخال العاكس قد يبدو منافيًا لفكرة المنطق الديناميكي، نظرًا لاحتوائه على ترانزستور pFET (إذ يُعد تجنب استخدام ترانزستورات pFET قدر الإمكان أحد الأهداف الرئيسية للمنطق الديناميكي، وذلك لتحسين السرعة)، إلا أن هناك سببين لفعاليته. أولًا، لا يوجد تفرع إلى عدة ترانزستورات pFET؛ فالبوابة الديناميكية تتصل بعاكس واحد فقط، مما يجعلها سريعة جدًا. ثانيًا، نظرًا لأن العاكس يتصل فقط بترانزستورات nFET في بوابات المنطق الديناميكي، فإنه يتميز أيضًا بسرعة عالية. ثالثًا، يمكن تصغير حجم ترانزستور pFET في العاكس مقارنةً ببعض أنواع البوابات المنطقية. [ 5 ]

تعديلات على منطق الدومينو

قد يُسبب تقاسم الشحنة مشاكل في سلامة إشارة منطق الدومينو؛ فخلال مرحلة التقييم، قد تتسبب ترانزستورات NMOS المجاورة للمخرج، والتي تكون في حالة تشغيل، في تفريغ غير مرغوب فيه من عقدة المخرج. ولحل هذه المشكلة، يُمكن استخدام ترانزستور حماية. هذا الترانزستور هو ترانزستور PMOS، حيث تكون بوابته متصلة بمخرج العاكس، ومصدره متصل بمصدر الطاقة، ومصرفه متصل بمدخل العاكس. وبذلك، يربط ترانزستور الحماية العقدة الديناميكية بمصدر الطاقة عندما يكون من المفترض أن تكون في الحالة "1"، مما يسمح باستعادة المخرج بشكل صحيح على الرغم من تقاسم الشحنة. [ 6 ]

من المشكلات الأخرى في منطق الدومينو خاصية عدم عكسه؛ أي أنه لا يمكنه تنفيذ سوى البوابات التي لا تحتوي على انعكاسات عند مخارجها (مثل بوابات AND و OR ، على عكس بوابات NAND و NOR ). ولتجاوز هذه الخاصية، فإن بعض أنواع منطق الدومينو تفاضلية أو ثنائية المسار، حيث تستخدم مدخلات معكوسة وغير معكوسة لتنفيذ الدالة المنطقية ومعكوسها. وتتضمن هذه الأنواع أيضًا ترانزستورات pFET متقاطعة لتقليل التشويش . [ 2 ]

تُعرف دوائر منطق الدومينو التقليدية باسم "دوائر ذات قاعدة"؛ أي أنها تحتوي على ترانزستور NMOS يتم التحكم فيه بواسطة إشارة الساعة المتصلة بخط التأريض. مع ذلك، فإن بعض دوائر منطق الدومينو "غير ذات قاعدة": فهي تفتقر إلى هذا الترانزستور، مما يؤدي إلى سرعة أعلى على حساب زيادة تسرب الطاقة. [ 7 ]

انظر أيضاً

مراجع

  1. ↑ شارما، أنكيتا؛ راو، ديفيانشو؛ موهان، رافي (ديسمبر 2016). "تصميم وتنفيذ دائرة منطق الدومينو بتقنية CMOS" (ملف PDF) . مجلة اتصالات الشبكات والتقنيات الناشئة . 6 (12): 14-17 .
  2. 1 2 3 سريفاستافا، ب.؛ بوا، أ.؛ ويلش، ل. (1998). "قضايا في تصميم دوائر منطق الدومينو". وقائع ندوة البحيرات العظمى الثامنة حول VLSI (رقم التصنيف 98TB100222) . جمعية IEEE للحاسوب. ص 108-112 . doi : 10.1109/GLSV.1998.665208 . ISBN  978-0-8186-8409-8. S2CID 45670900 . 
  3. 1 2 ناتاراجان، سوريا براكاش؛ غوبتا، سانديب ك.؛ بروير، ملفين أ. (2001). وقائع المؤتمر الدولي للاختبار 2001 (رقم التصنيف 01CH37260) . المجلد 13. معهد مهندسي الكهرباء والإلكترونيات. الصفحات 367-376 . doi : 10.1109/test.2001.966628 . ISBN   0-7803-7169-0.
  4. ↑ Knepper, RW "5. دوائر المنطق الديناميكية" . SC571 مبادئ تصميم VLSI . جامعة بوسطن.
  5. ↑ WO 2000/076068 ، عبد الحفيظ، س. ورانجان ، ن.، "منطق الدومينو أحادي السكة لنظام التوقيت رباعي الأطوار"، نُشر عام 2000 
  6. ↑ غارغ، سانديب؛ غوبتا، تارون كومار (2018-08-01). "دوائر منطقية دومينو منخفضة الطاقة بتقنية CMOS دون الميكرون العميق" . مجلة العلوم والتكنولوجيا الهندسية . 21 (4): 625-638 . doi : 10.1016/j.jestch.2018.06.013 . ISSN 2215-0986 . 
  7. ↑ أنجيلين، أ. أنيتا؛ بهاسكاران، ف. س. كانشانا (2022-04-01). "تقنيات تصميم دوائر حفظ منطق الدومينو: مراجعة" . مجلة مؤسسة المهندسين (الهند): السلسلة ب . 103 (2): 669-679 . doi : 10.1007/s40031-021-00668-5 . ISSN 2250-2114 . S2CID 256342548 .  

مراجع عامة

  • وو، تشونغ يو؛ تشنغ، كو هسينغ؛ وان، جين شيان (يناير 1993). "تحليل وتصميم منطق CMOS رباعي الأطوار جديد خالٍ من التزامن". مجلة IEEE للدوائر المتكاملة . 28 (1): 18-25 . Bibcode : 1993IJSSC..28...18C . doi : 10.1109/4.179199 .
  • كرامبيك، آر إتش؛ لي، سي إم؛ لو، إتش إف (يونيو 1982). "دوائر مدمجة عالية السرعة بتقنية CMOS". مجلة IEEE للدوائر المتكاملة . 17 (3): 614-619 . Bibcode : 1982IJSSC..17..614K . doi : 10.1109/JSSC.1982.1051786 .