هـ (لغة التحقق)

أي شيء خارج العلامات يعتبر تعليقًا <' توسيع النظام { // هذا تعليق بأسلوب فيريلوج هذا تعليق مكتوب بأسلوب VHDL post_generate() هي أيضًا { out("... وكل شيء آخر داخل العلامات هو كود قابل للتنفيذ."); }; }; > 

<' // هذا صنف ديناميكي يحتوي على حقلين struct packet_s { field0: uint (bits: 32); // يُسمى هذا الحقل 'field0' وهو // عدد صحيح غير مُوقّع بعرض 32 بت. field1: byte; // يُطلق على هذا الحقل اسم 'field1' وهو من نوع بايت. // يتم استدعاء هذه الطريقة بمجرد إنشاء كائن packet_s post_generate() هي أيضًا { out(field0); // طباعة قيمة 'field0' }; }; // هذا صنف ثابت يحتوي على قائمة من خمسة هياكل حزم وحدة البيئة_u { my_pkt[5]: قائمة من packet_s؛ }; // sys هو الجذر لكل بيئة e ويقوم بإنشاء كائن 'test_env' توسيع النظام { test_env: environment_u هو مثيل؛ }; > 

<' struct my_pkt_s { destination_address: uint (bits: 48); // يتم توليد هذا الحقل عشوائيًا وليس له قيود. data_payload : قائمة من البايتات؛ !parity_field : uint (bits: 32); // علامة التعجب '!' تمنع تغيير قيمة حقل التكافؤ عشوائيًا. احتفظ بحجم بيانات الحمولة (data_payload.size()) ضمن النطاق [64..1500]؛ // قيد مرن، يُستخدم لتوفير قيمة عشوائية افتراضية احتفظ بحجم البيانات (data_payload.size()) بحيث لا يكون ضمن النطاق [128..256]؛ // هذا قيد صارم }; > 

<' unit temporal_example_u { event a; // تعريف حدث 'a' الحدث ب؛ // تعريف الحدث 'ب' event c; // تعريف حدث 'c' // يفترض هذا التأكيد أن الدورة التالية بعد الحدث أ تم اكتشاف أن الحدث ب يتبعه الحدث ج. توقع أن يكون @a => {@b;@c} }; > 

تغطية الوحدة_مثال_u { event cov_event_e; // سيتم ربط جمع بيانات التغطية بهذا الحدث cover cov_event_e is { العنصر أ: عدد صحيح غير موجب (بتات: 4)؛ // يحتوي هذا العنصر على 16 خانة من 0 إلى 15 العنصر ب: منطقي؛ // يحتوي هذا العنصر على خانتين: صحيح وخطأ الضرب التبادلي a، b؛ // يحتوي هذا العنصر على مصفوفة الضرب التبادلي لـ a و b trans b; // هذا العنصر مشتق من العنصر b ويحتوي على أربعة أقسام // الانتقال بين كل تركيبة صحيحة - خاطئة }; }; 

وحدة رسالة_مثال_u { example_message_method() is { out("هذه رسالة إخراج غير مشروطة وغير منسقة."); outf("هذه رسالة إخراج منسقة وغير مشروطة معروضة بنظام HEX %x",15); اطبع "هذه رسالة غير مشروطة."؛ رسالة (منخفضة، "هذه رسالة مشروطة، وعادة ما تكون مرتبطة بمسجل الرسائل. ", يمكنك أيضًا دمج السلاسل النصية بهذه الطريقة، بل وإضافة كائنات مثل "،أنا، "في هذا الناتج." ); messagef( LOW, "تم تنسيق هذا الإخراج الشرطي %x.",15 ); }; }; 

// هذا الكود موجود في ملف Verilog tb_top.v module testbench_top ; reg a_clk ; always # 5 a_clk = ~ a_clk ; initial begin a_clk = 0 ; end endmodule

هذا الكود موجود في ملف signal_map.e <' وحدة إشارة_خريطة_u { // تعريف منفذ باسم 'a_clk_p' a_clk_p: في منفذ بسيط من البت هو مثيل؛ // اضبط خاصية hdl_path الخاصة بالمنفذ لتشير إلى إشارة 'a_clk' في بيئة الاختبار الرئيسية احتفظ بمسار ملف تعريف المعرف a_clk_p.hdl_path() == "~/testbench_top/a_clk"; }; > 

subtyping_example.e <' // يُستخدم تعريف نوع التعداد هذا للإعلان عن النوعين الفرعيين ODD و EVEN نوع ctrl_field_type_t: [فردي، زوجي]؛ وحدة base_ex_u { // حقل النوع الفرعي هو حقل المحدد الذي يتم تطبيق الحساب عليه subtype_field: ctrl_field_type_t; data_word : uint (bits: 32); بت التكافؤ: بت؛ // تحديد النوع الفرعي للنوع الفردي عندما يكون حقل النوع الفرعي ODD هو base_ex_u { // هذا قيد بسيط يقوم بعملية XOR بين بت الفهرس 0 من كلمة البيانات ويزيد تلك القيمة keep parity_bit == (data_word[0:0] ^ data_word[0:0] + 1); }; // تحديد النوع الفرعي EVEN عندما يكون حقل النوع الفرعي EVEN هو base_ex_u { // هذا القيد هو نفسه القيد أعلاه، ولكن الزيادة لا تتم. احتفظ بـ parity_bit == (data_word[0:0] ^ data_word[0:0]); }; }; > 

هذا الكود موجود في الملف file1.e <' وحدة aop_example_u { meth_ext() هي { out("هذا هو التنفيذ الأصلي للطريقة."); }; }; > 

هذا الكود موجود في الملف 2.e <' امتداد aop_example_u { meth_ext() هي الأولى { out("يتم تنفيذ امتداد هذه الطريقة قبل تنفيذ الطريقة الأصلية."); }; meth_ext() هي أيضًا { out("يتم تنفيذ امتداد هذه الطريقة بعد تنفيذ الطريقة الأصلية."); }; }; >