التزامن المتزامن (الحوسبة)

📅 آخر تحديث: ٢١ يوليو ٢٠٢٦
✍️ نُشر في: ٢١ يوليو ٢٠٢٦
الموسوعة الحرة

أنظمة التزامن هي أنظمة حاسوبية مقاومة للأعطال، تُشغّل نفس مجموعة العمليات في الوقت نفسه بالتوازي . [ 1 ] يسمح التكرار (الازدواجية) باكتشاف الأخطاء وتصحيحها: يمكن مقارنة مخرجات عمليات التزامن لتحديد ما إذا كان هناك عطل في حال وجود نظامين على الأقل ( تكرار معياري مزدوج DMR)، ويمكن تصحيح الخطأ تلقائيًا في حال وجود ثلاثة أنظمة على الأقل ( تكرار معياري ثلاثي TMR)، وذلك عن طريق التصويت بالأغلبية. مصطلح " التزامن " مُستمد من الاستخدام العسكري، حيث يُشير إلى المشي المتزامن، الذي يسير فيه الجنود متقاربين قدر الإمكان عمليًا.

لضمان التشغيل المتزامن، يُهيأ كل نظام للانتقال من حالة محددة بدقة إلى الحالة التالية المحددة بدقة. عند وصول مجموعة جديدة من المدخلات إلى النظام، يقوم بمعالجتها، وتوليد مخرجات جديدة، وتحديث حالته. تُعتبر هذه المجموعة من التغييرات (مدخلات جديدة، مخرجات جديدة، حالة جديدة) مُحددة لتلك الخطوة، ويجب التعامل معها كعملية ذرية؛ بمعنى آخر، إما أن تحدث جميعها، أو لا يحدث أي منها، ولا يوجد شيء بينهما. في بعض الأحيان، يُضبط فارق زمني (تأخير) بين الأنظمة، مما يزيد من احتمالية اكتشاف الأخطاء الناتجة عن مؤثرات خارجية (مثل ارتفاعات الجهد ، أو الإشعاع المؤين ، أو الهندسة العكسية في الموقع ).

ذاكرة متزامنة

تستخدم بعض الشركات المصنعة، بما في ذلك إنتل، مصطلح "ذاكرة متزامنة" لوصف تصميم ذاكرة متعدد القنوات ، حيث تُوزَّع خطوط التخزين المؤقت بين قناتين للذاكرة. يُخزَّن نصف خط التخزين المؤقت في وحدة DIMM على القناة الأولى، بينما يُخزَّن النصف الآخر في وحدة DIMM على القناة الثانية. من خلال دمج قدرات تصحيح الخطأ الفردي واكتشاف الخطأ المزدوج (SECDED) لوحدتي DIMM مزودتين بتقنية ECC في تصميم متزامن، يمكن توسيع نطاق تصحيح البيانات أحادي الجهاز (SDDC) ليصبح تصحيح بيانات ثنائي الجهاز (DDDC)، مما يوفر حماية ضد تعطل أي شريحة ذاكرة منفردة. [ 2 ] [ 3 ] [ 4 ] [ 5 ]

من عيوب تصميم ذاكرة Intel المتزامنة انخفاض كمية ذاكرة الوصول العشوائي (RAM) القابلة للاستخدام فعليًا (في حالة تصميم ذاكرة ثلاثي القنوات، تنخفض كمية الذاكرة القصوى إلى ثلث الكمية القصوى المتاحة فعليًا)، وانخفاض أداء نظام الذاكرة الفرعي. [ 2 ] [ 4 ]

التكرار المعياري المزدوج

عندما تتكرر أنظمة الحوسبة، ولكن كلاهما يُعالج كل خطوة بنشاط، يصعب التوفيق بينهما إذا اختلفت مخرجاتهما في نهاية الخطوة. لهذا السبب، من الممارسات الشائعة تشغيل أنظمة DMR بتكوين "رئيسي/تابع"، حيث يكون التابع بمثابة "احتياطي جاهز" للرئيسي، بدلاً من التشغيل المتزامن. ولأنه لا فائدة من قيام الوحدة التابعة بمعالجة كل خطوة بنشاط، فإن الطريقة الشائعة هي أن يقوم الرئيس بنسخ حالته في نهاية معالجة كل خطوة إلى التابع. في حال تعطل الرئيس في أي مرحلة، يكون التابع جاهزًا للمتابعة من الخطوة السابقة الناجحة.

على الرغم من أن كلاً من أسلوب التزامن المتزامن وأسلوب DMR (عند دمجهما مع وسيلة ما لاكتشاف الأخطاء في الجهاز الرئيسي) يوفران حماية ضد أعطال الأجهزة في الجهاز الرئيسي، إلا أنهما لا يحميان من أخطاء البرمجيات. فإذا تعطل الجهاز الرئيسي بسبب خطأ برمجي، فمن المرجح أن يقوم الجهاز التابع - عند محاولته تكرار تنفيذ الخطوة الفاشلة - بتكرار الخطأ نفسه والفشل بالطريقة نفسها، وهو مثال على عطل الوضع المشترك .

التكرار المعياري الثلاثي

عندما تُكرر أنظمة الحوسبة ثلاث مرات، يصبح من الممكن التعامل معها كأنظمة "تصويت". إذا تعارضت مخرجات إحدى الوحدات مع مخرجات الوحدتين الأخريين، تُعتبر هذه الوحدة معطلة. وتُعتبر المخرجات المتطابقة من الوحدتين الأخريين صحيحة.

برمجة وحدة معالجة الرسومات

على الرغم من أن المفهوم نشأ في مجال الحوسبة المقاومة للأخطاء، فقد تبنت NVIDIA لاحقًا هذا المصطلح لوصف تنفيذ الالتفاف في حوسبة وحدة معالجة الرسومات، مُعرّفةً إياه بأنه التنفيذ المتزامن لجميع الخيوط داخل الالتفاف. في سياق نموذج برمجة CUDA الخاص بـ NVIDIA وبنية SIMT ( تعليمات واحدة، خيوط متعددة )، يضمن التنفيذ المتزامن أن تُنفذ جميع الخيوط في الالتفاف نفس تعليمة النواة في الوقت نفسه. [ 6 ]

انظر أيضاً

مراجع