جهاز التسلسل الدقيق

في هندسة وبنية الحاسوب ، يقوم جهاز التسلسل أو جهاز التسلسل الدقيق بتوليد العناوين المستخدمة لتنفيذ البرنامج المصغر لوحدة التحكم . ويُستخدم كجزء من وحدة التحكم في وحدة المعالجة المركزية أو كمولد مستقل لنطاقات العناوين.

عادةً ما تُولَّد العناوين من خلال مزيج من عداد، وحقل من التعليمات الدقيقة، ومجموعة فرعية من سجل التعليمات . يُستخدم العداد في الحالة النموذجية، وهي أن التعليمات الدقيقة التالية هي التي ستُنفَّذ. أما الحقل من التعليمات الدقيقة فيُستخدم للقفزات، أو غيرها من العمليات المنطقية.

بما أن وحدات المعالجة المركزية تنفذ مجموعة تعليمات، فمن المفيد جدًا أن تكون قادرًا على فك تشفير بتات التعليمات مباشرة في التسلسل، لاختيار مجموعة من التعليمات الدقيقة لتنفيذ تعليمات وحدة المعالجة المركزية.

تستخدم معظم معالجات CISC الحديثة مزيجًا من المنطق المتسلسل لمعالجة التعليمات البرمجية ذات التعقيد المنخفض والتي يمكن إكمالها في دورة ساعة واحدة، والتعليمات البرمجية الدقيقة لتنفيذ التعليمات البرمجية التي تستغرق دورات ساعة متعددة لإكمالها.

كان معالج IBM PALM أحد أوائل المعالجات المتكاملة ذات التعليمات البرمجية الدقيقة ، والذي قام بمحاكاة جميع تعليمات المعالج في التعليمات البرمجية الدقيقة وتم استخدامه في IBM 5100 ، وهو أحد أوائل أجهزة الكمبيوتر الشخصية.

من الأمثلة الحديثة على المعالجات المماثلة مفتوحة المصدر القائمة على التسلسل الدقيق هي نوى MicroCore Labs MCL86 و MCL51 و MCL65 التي تحاكي مجموعات تعليمات Intel 8086/8088 و 8051 و MOS 6502 بالكامل في التعليمات البرمجية الدقيقة.

كان نظام الكمبيوتر Meta 4 Series 16 من شركة Digital Scientific Corp. نظامًا قابلًا للبرمجة الدقيقة من قبل المستخدم، وقد تم طرحه لأول مرة في عام 1970. تحدث التفرعات في تسلسل الشفرة الدقيقة بإحدى ثلاث طرق. ^{[ 1 ]}

• تحدد تعليمات التفرع الدقيقة عنوان التعليمات التالية، سواءً بشرط أو بدون شرط. ويؤدي خيار الفهرس المنطقي (IX) إلى دمج سجل الربط ذي 16 بت منطقيًا مع عنوان التفرع، مما يوفر إمكانية تفرع مفهرسة بسيطة.

• تسمح جميع التعليمات الحسابية/المنطقية بمعدِّل القفز (J)، الذي يعيد توجيه التنفيذ إلى التعليمات الدقيقة التي تم تحديدها بواسطة سجل الربط.

• تسمح جميع تعليمات الحساب/المنطق باستخدام كلٍّ من مُعدِّلَي التناقص (D) والقفز (J). في هذه الحالة، يتم إنقاص قيمة سجل عداد الحلقة ذي 8 بتات. إذا لم تكن قيمته صفرًا، يتم الانتقال إلى محتويات سجل الربط. أما إذا كانت قيمته صفرًا، فيستمر التنفيذ بالتعليمات التالية.

يُعد خيار التنفيذ (XQ) أحد خيارات التسلسل المتاحة في تعليمات التفرع. عند تحديده، تُنفَّذ التعليمات الموجودة في عنوان التفرع، ثم يستمر التنفيذ بعد تعليمات التفرع الأصلية. ويمكن استخدام خيار التنفيذ (IX) مع خيار التنفيذ (XQ).

كان نظام IBM System/360 سلسلة من الحواسيب المتوافقة التي طُرحت عام 1964، وكان العديد منها مُبرمجًا ببرمجة دقيقة. ^{[ 2 ]} يُعدّ جهاز System/360 Model 40 مثالًا جيدًا على جهاز مُبرمج ببرمجة دقيقة مع تسلسل دقيق مُعقّد. ^{[ 3 ]}

تتألف وحدة التخزين المصغرة من 4096 تعليمة دقيقة، كل منها 56 بت، تعمل بأسلوب برمجة دقيقة أفقية. ويتم الوصول إلى هذه الوحدة عبر سجل عناوين للقراءة فقط (ROAR) ذي 12 بت. وعلى عكس معظم السجلات في بنية S/360، تُرقّم بتات سجل ROAR من البت 0 على اليمين إلى البت 11 على اليسار.

 +------------+ | زئير | +------------+ 11 0 

لا يقوم الطراز 40 بتنفيذ التعليمات الدقيقة بشكل تسلسلي، وبالتالي فإن مُسلسل التعليمات الدقيقة لا يتفرع بالمعنى التقليدي. بدلاً من ذلك، تُحدد كل تعليمة دقيقة عنوان التعليمة التالية المراد تنفيذها. وتساهم أربعة حقول في التعليمة الدقيقة في تحديد العنوان الجديد.

• CA، 4 بتات: جزء من العنوان التالي، اعتمادًا على الحقول الأخرى.
• CB، 4 بتات: يحدد البت 1 من العنوان التالي.
• CC، 4 بتات: يحدد البت 0 من العنوان التالي.
• CD، 2 بت: يتحكم في كيفية تجميع العنوان التالي (باستثناء عندما يحتوي حقل CB على 15).

توجد أساساً ثلاث مجموعات أو صيغ لهذه الحقول.