حاصل ضرب القدرة والتأخير

في الإلكترونيات الرقمية ، يُعدّ حاصل ضرب القدرة في التأخير ( PDP ) مؤشرًا يرتبط بكفاءة الطاقة لبوابة منطقية أو عائلة منطقية . [ 1 ] يُعرف أيضًا باسم طاقة التبديل ، وهو حاصل ضرب استهلاك الطاقة P (المُعدّل خلال عملية التبديل) في تأخير الإدخال/الإخراج أو مدة عملية التبديل D. [ 1 ] وهو مُقاس بوحدة الطاقة، ويقيس الطاقة المُستهلكة لكل عملية تبديل .

في دائرة CMOS، تكون طاقة التبديل، وبالتالي PDP لدورة حسابية من 0 إلى 1 إلى 0، هي C L ·V DD 2. لذلك، يؤدي خفض جهد التغذية V DD إلى خفض PDP. [ 1 ]

قد تعمل الدوائر الموفرة للطاقة ذات معدل تأخير منخفض (PDP) ببطء شديد، وبالتالي فإن حاصل ضرب الطاقة والتأخير ( EDP )، وهو حاصل ضرب E و D (أو P و )، يعتبر أحيانًا مقياسًا مفضلًا. [ 1 ]

في دوائر CMOS، يتناسب التأخير عكسيًا مع جهد التغذية VDD ، وبالتالي فإن EDP يتناسب طرديًا مع VDD . ونتيجة لذلك، فإن خفض VDD يُحسّن أيضًا من EDP. [ 1 ]

انظر أيضاً

مراجع

  1. 1 2 3 4 5 غوديت، فنسنت سي. (2014-04-01) [2013-09-25]. "الفصل 4.1. تقنيات تصميم منخفضة الطاقة لأحدث تقنيات CMOS". كُتب في فرايبيرغ، ألمانيا. في شتاينباخ، بيرند [بالألمانية] (محرر). التقدم الحديث في مجال المنطق البولياني (  الطبعة الأولى). نيوكاسل أبون تاين، المملكة المتحدة: كامبريدج سكولارز للنشر . الصفحات 187-212 . ISBN  978-1-4438-5638-6تم الاطلاع عليه بتاريخ 2019-08-04 .(xxx+428 صفحة)

للمزيد من القراءة