معدل بيانات رباعي
معدل البيانات الرباعي ( QDR ، أو الضخ الرباعي ) هو تقنية إشارات اتصال حيث يتم نقل البيانات عند أربع نقاط في دورة الساعة: على الحواف الصاعدة والهابطة، وعند نقطتين وسيطتين بينهما. يتم تحديد النقاط الوسيطة بواسطة ساعة ثانية تكون خارج الطور بمقدار 90 درجة عن الأولى. التأثير هو توصيل أربع بتات من البيانات لكل خط إشارة لكل دورة ساعة. [1]
في نظام معدل البيانات الرباعي، تعمل خطوط البيانات بتردد مضاعف لإشارة الساعة. وهذا على النقيض من أنظمة معدل البيانات المزدوج، حيث تعمل خطوط الساعة والبيانات بنفس التردد. [1]
تم تقديم تقنية معدل البيانات الرباعي بواسطة شركة Intel في معالجها Pentium 4 ذي النواة Willamette ، وتم استخدامها لاحقًا في نطاقات معالجات Atom وPentium 4 و Celeron و Pentium D و Core 2. سمحت هذه التقنية لشركة Intel بإنتاج شرائح ومعالجات يمكنها التواصل مع بعضها البعض بمعدلات بيانات متوقعة من تقنية ناقل الجانب الأمامي (FSB) التقليدية التي تعمل من 400 MT /s إلى 1600 MT /s، مع الحفاظ على تردد ساعة فعلي أقل وبالتالي أكثر استقرارًا من 100 ميجا هرتز إلى 400 ميجا هرتز. [2]
خلفية
تختلف أسباب التشغيل في وضع QDR بدلاً من وضع DDR بشكل كبير عن الأسباب التي تم ذكرها لتشغيل وضع DDR بدلاً من معدل بيانات واحد. يسمح الانتقال إلى وضع DDR لمصنعي الذاكرة بإرسال البيانات بنفس معدل نبض الساعة (انتقال واحد لخط البيانات لكل انتقال لخط الساعة)، بينما لا يمكن لـ SDR إرسال البيانات إلا بمعدل دورة الساعة (انتقال واحد لخط البيانات لكل حافة صاعدة لخط الساعة). سيؤدي التنفيذ الساذج لـ QDR إلى أن يكون معدل البيانات أعلى من معدل الساعة، مما ينفي أي ميزة كهربائية بسيطة.
تظهر مزايا QDR عند التعامل مع تنافس الناقل. في الكمبيوتر الحديث، قد يكون هناك العديد من وحدات المعالجة المركزية والعديد من أجهزة الإدخال/الإخراج ، وكلها تتنافس على الوصول إلى الذاكرة. للتعامل مع هذا التنافس بشكل صحيح، تهدف الأنظمة الحديثة إلى تمكين الإشارات من الانتشار بين جميع المكونات المتصلة ضمن دورة ساعة واحدة، مع وضع حد ثابت لسرعة الساعة القصوى. ومع ذلك، بمجرد التعامل مع التنافس، يمكن التعامل مع نقل البيانات على أنه نقل أحادي الاتجاه من نقطة إلى نقطة. في مثل هذا النقل البسيط، لم يعد من الضروري أن تنتشر الإشارات بالكامل ضمن دورة؛ فهي تحتاج فقط إلى الوصول بشكل متماسك، وتنظمها إشارة خاصة تسمى "ستروب". يسمح هذا المتطلب المخفض لسلامة الإشارة بنقل بيانات QDR بسرعة مضاعفة لسرعة الساعة، على عكس نفس سرعة الساعة كما هو الحال في DDR. [3]
انظر أيضا
مراجع
- ^ ab Lee Penrod (2007-08-21). "Understanding System Memory and CPU speeds: A layman's guide to the Front Side Bus (FSB)". directron.com . مؤرشف من الأصل في 2016-01-18 . تم الاسترجاع في 2015-01-30 .
- ^ توماس سودرستروم (2006-07-26). "Quad Data Rate Northbridge Technologies (S478, S775)". tomshardware.com . تم الاسترجاع في 2014-01-09 .
- ^ Intel (2004-10-19). "براءة اختراع US6807592" . تم استرجاعها في 2014-09-08 .
