SPARC64 V

الموسوعة الحرة

يُعد SPARC64 V (زيوس) معالجًا دقيقًا من طراز SPARC V9 صممته شركة فوجيتسو . [ 1 ] وقد شكل SPARC64 V الأساس لسلسلة من المعالجات المتتالية المصممة للخوادم، ولاحقًا، لأجهزة الكمبيوتر العملاقة.

تتضمن سلسلة الخوادم SPARC64 V+، وVI، وVI+، وVII، وVII+، وX، وX+، وXII. استُخدم معالج SPARC64 VI وخلفاؤه حتى VII+ في خوادم سلسلة SPARC Enterprise M من Fujitsu وSun (لاحقًا Oracle ) . بالإضافة إلى الخوادم، استُخدم إصدار من SPARC64 VII أيضًا في الحاسوب العملاق Fujitsu FX1 المتوفر تجاريًا. اعتبارًا من أكتوبر 2017، يُعد SPARC64 XII أحدث معالج للخوادم، ويُستخدم في خوادم Fujitsu وOracle M12.

استندت سلسلة الحواسيب العملاقة إلى معالج SPARC64 VII، وتضمنت معالجات SPARC64 VIIfx وIXfx وXIfx. استُخدم معالج SPARC64 VIIIfx في حاسوب K ، بينما استُخدم معالج SPARC64 IXfx في حاسوب PRIMEHPC FX10 المتوفر تجاريًا . اعتبارًا من يوليو 2016، يُعد معالج SPARC64 XIfx أحدث معالج للحواسيب العملاقة، ويُستخدم في حاسوب Fujitsu PRIMEHPC FX100 العملاق.

تاريخ

في أواخر التسعينيات، كانت شركة HAL Computer Systems ، التابعة لشركة فوجيتسو، تعمل على تصميم معالج SPARC64 V، خليفةً لمعالج SPARC64 GP  . أُعلن عنه لأول مرة في منتدى المعالجات الدقيقة عام 1999، وكان من المفترض أن يعمل معالج HAL SPARC64 V بتردد 1 جيجاهرتز، وأن يتميز ببنية فائقة التوازي واسعة النطاق مع تقنية التكهن الفائق ، وذاكرة تخزين مؤقتة من المستوى الأول لتتبع التعليمات ، وذاكرة تخزين مؤقتة صغيرة ولكنها فائقة السرعة  من المستوى الأول للبيانات بسعة 8 كيلوبايت، وذاكرتي تخزين مؤقتة منفصلتين من المستوى الثاني للتعليمات والبيانات. صُمم المعالج باستخدام تقنية CS85 من فوجيتسو، وهي  تقنية CMOS بدقة 0.17 ميكرومتر بستة مستويات من التوصيلات النحاسية؛ وكان من المفترض أن يتكون من 65 مليون ترانزستور على شريحة بمساحة 380 مم²  . كان من المقرر إطلاقه في أواخر عام 2001 في خوادم فوجيتسو GranPower، ولكن تم إلغاء المشروع في منتصف عام 2001 عندما أغلقت فوجيتسو شركة HAL، واستُبدل بتصميم من فوجيتسو. [ 2 ]

تم تصنيع أولى معالجات فوجيتسو SPARC64 V في ديسمبر 2001. [ 3 ] وكانت تعمل بتردد يتراوح بين 1.1 و1.35  جيجاهرتز. وأظهرت خارطة طريق فوجيتسو لمعالجات SPARC64 لعام 2003 أن الشركة كانت تخطط  لإصدار نسخة بتردد 1.62 جيجاهرتز في أواخر عام 2003 أو أوائل عام 2004، ولكن تم إلغاء هذا المشروع لصالح معالج SPARC64 V+. [ 4 ] وقد استخدمت فوجيتسو معالج SPARC64 V في خوادمها من سلسلة PRIMEPOWER.

عُرض معالج SPARC64 V لأول مرة في منتدى المعالجات الدقيقة عام 2002. [ 5 ] عند طرحه، كان يتمتع بأعلى تردد ساعة بين معالجات SPARC ومعالجات الخوادم 64 بت المتوفرة في السوق؛ وأعلى تصنيف SPEC بين جميع معالجات SPARC. [ 5 ]

وصف

يُعدّ SPARC64 V معالجًا دقيقًا فائق القياس رباعي الإصدارات، يتميز بتنفيذ غير متسلسل . وقد استند إلى معالج Fujitsu GS8900 المركزي . [ 6 ]

خط الأنابيب

يستخرج معالج SPARC64 V ما يصل إلى ثماني تعليمات من ذاكرة التخزين المؤقت للتعليمات خلال المرحلة الأولى، ويضعها في مخزن مؤقت للتعليمات بسعة 48 مدخلاً. في المرحلة التالية، تُؤخذ أربع تعليمات من هذا المخزن، وتُفك شفرتها، ثم تُرسل إلى محطات الاحتياط المناسبة. يحتوي معالج SPARC64 V على ست محطات احتياط، اثنتان منها تخدمان وحدات الأعداد الصحيحة، وواحدة لمولدات العناوين، واثنتان لوحدات الأعداد العشرية، وواحدة لتعليمات التفرع. لكل وحدة من وحدات الأعداد الصحيحة ومولدات العناوين والأعداد العشرية محطة احتياط بسعة ثمانية مداخل. يمكن لكل محطة احتياط إرسال تعليمة إلى وحدة التنفيذ التابعة لها. يعتمد ترتيب إرسال التعليمات على توفر المعاملات، ثم على تاريخ إصدارها. تُعطى التعليمات الأقدم أولوية أعلى من التعليمات الأحدث. يمكن لمحطات الاحتياط إرسال التعليمات بشكل تخميني (الإرسال التخميني). أي أنه يمكن إرسال التعليمات إلى وحدات التنفيذ حتى عندما لا تكون معاملاتها متوفرة بعد، ولكنها ستكون متوفرة عند بدء التنفيذ. خلال المرحلة السادسة، يتم إرسال ما يصل إلى ست تعليمات.

سجل القراءة

تُقرأ ملفات السجلات خلال المرحلة السابعة. يتميز تصميم SPARC بملفات سجلات منفصلة لتعليمات الأعداد الصحيحة وتعليمات الفاصلة العائمة. يحتوي ملف سجلات الأعداد الصحيحة على ثماني نوافذ سجلات. يحتوي سجل العمل المشترك (JWR) على 64 مدخلاً، وله ثمانية منافذ قراءة ومنفذان للكتابة. يتضمن سجل العمل المشترك مجموعة فرعية من نوافذ السجلات الثمانية، وهي نوافذ السجلات السابقة والحالية واللاحقة. يهدف هذا السجل إلى تقليل حجم ملف السجلات لتمكين المعالج الدقيق من العمل بترددات ساعة أعلى. يحتوي ملف سجلات الفاصلة العائمة على 64 مدخلاً، وله ستة منافذ قراءة ومنفذان للكتابة.

تنفيذ

يبدأ التنفيذ خلال المرحلة التاسعة. توجد ست وحدات تنفيذ، اثنتان للأعداد الصحيحة، واثنتان لعمليات التحميل والتخزين، واثنتان للأعداد العشرية. [ 7 ] وحدتا تنفيذ الأعداد الصحيحة هما EXA وEXB. تحتوي كلتاهما على وحدة حسابية منطقية (ALU) ووحدة إزاحة، ولكن EXA فقط تحتوي على وحدتي ضرب وقسمة. تُنفذ عمليات التحميل والتخزين بواسطة مولدَي عناوين (AGs) هما AGA وAGB. وهما وحدتا حسابية منطقية بسيطتان تُستخدمان لحساب العناوين الافتراضية.

يُشار إلى وحدتي المعالجة بالفاصلة العائمة (FPUs) بالرمزين FLA وFLB. تحتوي كل وحدة على جامع وضارب، ولكن FLA فقط هي التي تحتوي على وحدة رسومات. تُنفذ هذه الوحدات تعليمات الجمع والطرح والضرب والقسمة والجذر التربيعي والضرب والجمع . على عكس معالج SPARC64 VI اللاحق ، يُنفذ معالج SPARC64 V عملية الضرب والجمع بشكل منفصل، مما ينتج عنه خطأين في التقريب. [ 8 ] تُنفذ وحدة الرسومات تعليمات مجموعة التعليمات المرئية (VIS)، وهي مجموعة من تعليمات SIMD ( تعليمات مفردة، بيانات متعددة ). جميع التعليمات مُنفذة بتقنية التجزئة باستثناء القسمة والجذر التربيعي، اللتين تُنفذان باستخدام خوارزميات تكرارية. تُنفذ تعليمة FMA بقراءة ثلاثة معاملات من سجل المعاملات، وضرب اثنين منها، وإرسال الناتج والمعامل الثالث إلى الجامع، ثم جمعهما للحصول على النتيجة النهائية.

لا تُكتب نتائج وحدات التنفيذ وعمليات التحميل في ملف السجلات. وللحفاظ على ترتيب البرنامج، تُكتب في مخازن التحديث، حيث تبقى حتى يتم تثبيتها. يحتوي معالج SPARC64 V على مخازن تحديث منفصلة لوحدات الأعداد الصحيحة ووحدات الأعداد العشرية. يحتوي كل منهما على 32 مدخلاً. يحتوي سجل الأعداد الصحيحة على ثمانية منافذ قراءة وأربعة منافذ كتابة. يُستخدم نصف منافذ الكتابة لنتائج وحدات تنفيذ الأعداد الصحيحة، والنصف الآخر للبيانات المُعادة من عمليات التحميل. يحتوي مخزن تحديث الأعداد العشرية على ستة منافذ قراءة وأربعة منافذ كتابة.

تتم عملية الالتزام في المرحلة العاشرة كحد أدنى. يستطيع معالج SPARC64 V الالتزام بما يصل إلى أربع تعليمات في الدورة الواحدة. خلال المرحلة الحادية عشرة، تُكتب النتائج في ملف السجلات، حيث تصبح مرئية للبرمجيات. [ 9 ]

مخبأ

يحتوي معالج SPARC64 V على تسلسل هرمي لذاكرة التخزين المؤقت ثنائي المستوى. يتكون المستوى الأول من ذاكرتي تخزين مؤقت، ذاكرة تخزين مؤقت للتعليمات وذاكرة تخزين مؤقت للبيانات. أما المستوى الثاني فيتكون من ذاكرة تخزين مؤقت موحدة مدمجة في الشريحة.

تبلغ سعة كل من ذاكرات التخزين المؤقت من المستوى الأول (L1) 128  كيلوبايت. وهما ذاكرتان ترابطيتان ثنائيتان، ويبلغ حجم سطرهما 64 بايت. وهما مفهرستان افتراضياً ومُعَلَّمتان فعلياً. يتم الوصول إلى ذاكرة التخزين المؤقت للتعليمات عبر ناقل بيانات 256 بت. أما ذاكرة التخزين المؤقت للبيانات، فيتم الوصول إليها عبر ناقلين بيانات 128 بت. تتكون ذاكرة التخزين المؤقت للبيانات من ثمانية بنوك مفصولة بحدود 32 بت. وتستخدم سياسة الكتابة المؤجلة. وتكتب ذاكرة التخزين المؤقت للبيانات إلى ذاكرة التخزين المؤقت من المستوى الثاني (L2) عبر ناقل بيانات أحادي الاتجاه خاص بها 128 بت.

تبلغ سعة ذاكرة التخزين المؤقت من المستوى الثاني 1 أو 2  ميجابايت، وتعتمد خاصية الارتباط على السعة.

ناقل النظام

يحتوي المعالج الدقيق على ناقل نظام 128 بت يعمل بتردد 260  ميجاهرتز. يمكن للناقل العمل في وضعين، معدل بيانات أحادي (SDR) أو معدل بيانات مزدوج (DDR)، مما ينتج عنه عرض نطاق ترددي أقصى يبلغ 4.16 أو 8.32  جيجابايت/ثانية على التوالي.

بدني

تتكون شريحة SPARC64 V من 191 مليون ترانزستور، منها 19 مليون ترانزستور مُدمجة في الدوائر المنطقية. [ 10 ] وقد صُنعت بتقنية CMOS ( أشباه الموصلات المعدنية المؤكسدة التكميلية ) على السيليكون على العازل (SOI) بدقة 0.13  ميكرومتر ، [ 11 ] باستخدام ثماني طبقات من التمعدن النحاسي . بلغ قياس الشريحة 18.14 مم × 15.99 مم ، بمساحة إجمالية قدرها 290 مم² . [ 10 ]   

كهربائي

عند تردد 1.3  جيجاهرتز، يبلغ استهلاك الطاقة لمعالج SPARC64 V حوالي 34.7  واط. [ 10 ] تُزوّد ​​خوادم Fujitsu PrimePower التي تستخدم معالج SPARC64 V المعالج بجهد أعلى قليلاً لتمكينه من العمل بتردد 1.35  جيجاهرتز. وقد أدى ارتفاع الجهد وتردد التشغيل إلى زيادة استهلاك الطاقة إلى حوالي 45  واط. [ 12 ]

SPARC64 V+

يُعدّ معالج SPARC64 V+ ، المسمى بالرمز "أوليمبوس-ب"، تطويراً إضافياً لمعالج SPARC64 V. وشملت التحسينات التي أُدخلت عليه مقارنةً بمعالج SPARC64 V ترددات ساعة أعلى تتراوح بين 1.82 و 2.16  جيجاهرتز، وذاكرة تخزين مؤقتة من المستوى الثاني (L2) أكبر حجماً تبلغ 3 أو 4  ميجابايت. [ 1 ]

تم شحن أول  معالج SPARC64 V+، بتردد 1.89 جيجاهرتز، في سبتمبر 2004 مع جهازي Fujitsu PrimePower 650 و850. وفي ديسمبر من العام نفسه،  تم شحن نسخة بتردد 1.82 جيجاهرتز مع جهاز PrimePower 2500. تحتوي هذه النسخ على  ذاكرة تخزين مؤقتة من المستوى الثاني (L2) بسعة 3 ميجابايت. [ 13 ] وفي فبراير 2006، تم طرح أربع نسخ:  نسخ بتردد 1.65 و1.98 جيجاهرتز مع  ذاكرة تخزين مؤقتة من المستوى الثاني (L2) بسعة 3 ميجابايت، تم شحنها مع جهازي PrimePower 250 و450؛ ونسخ بتردد 2.08 و2.16  جيجاهرتز مع  ذاكرة تخزين مؤقتة من المستوى الثاني (L2) بسعة 4 ميجابايت، تم شحنها مع الطرازات المتوسطة والعالية. [ 14 ]

احتوت على ما يقارب 400 مليون ترانزستور على شريحة أبعادها 18.46  مم × 15.94  مم، بمساحة إجمالية قدرها 294.25 مم²  . تم تصنيعها بتقنية CMOS 90 نانومتر مع عشرة مستويات من التوصيلات النحاسية . [ 6 ] 

SPARC64 VI

يُعدّ معالج SPARC64 VI ، المسمى رمزيًا Olympus-C، معالجًا ثنائي النواة (أول معالج SPARC64 متعدد النوى) خلفًا لمعالج SPARC64 V+ . يتم تصنيعه بواسطة شركة فوجيتسو  بتقنية CMOS على السيليكون العازل (SOI) ذات 10 طبقات نحاسية بدقة 90 نانومتر، مما مكّن من دمج نواتين وذاكرة تخزين مؤقتة من المستوى الثاني (L2) على شريحة واحدة. كل نواة هي نسخة مُعدّلة من معالج SPARC64 V+ . من أبرز التحسينات إضافة تقنية تعدد الخيوط ثنائي الاتجاه (CMT)، والتي أطلقت عليها فوجيتسو اسم تعدد الخيوط الرأسي (VMT). في تقنية CMT، يتم تحديد الخيط الذي يتم تنفيذه من خلال تقاسم الوقت، أو إذا كان الخيط يُنفّذ عملية ذات زمن استجابة طويل، يتم تحويل التنفيذ إلى الخيط الآخر. [ 15 ] تطلّبت إضافة تقنية CMT تكرار عداد البرنامج وسجلات التحكم والأعداد الصحيحة والأعداد العشرية، بحيث توجد مجموعة واحدة من كل منها لكل خيط. كما أُضيفت تعليمة الضرب والجمع المدمجة ذات الفاصلة العائمة (FMA)، وكان هذا أول معالج SPARC يقوم بذلك. [ 8 ]

تتشارك النوى  ذاكرة تخزين مؤقتة موحدة من المستوى الثاني (L2) مدمجة على الشريحة بسعة 6 ميجابايت. تتميز ذاكرة التخزين المؤقتة L2 ببنية ترابطية من 12 مسارًا، وتحتوي على خطوط بطول 256 بايت. يتم الوصول إلى ذاكرة التخزين المؤقتة عبر ناقلين أحاديي الاتجاه، أحدهما للقراءة بسعة 256 بت والآخر للكتابة بسعة 128 بت. يحتوي معالج SPARC64 VI على ناقل نظام جديد، هو ناقل جوبيتر. يتكون معالج SPARC64 VI من 540 مليون ترانزستور. تبلغ أبعاد الشريحة 20.38  مم × 20.67  مم (421.25  مم² ) .

كان من المقرر في الأصل طرح معالج SPARC64 VI في منتصف عام 2004 ضمن خوادم PrimePower من فوجيتسو. إلا أن تطوير خوادم PrimePower توقف بعد إعلان فوجيتسو وسن مايكروسيستمز في يونيو 2004 عن تعاونهما في تطوير خوادم جديدة تُعرف باسم خط الإنتاج المتقدم (APL). وكان من المقرر طرح هذه الخوادم في منتصف عام 2006، ولكن تم تأجيل ذلك إلى أبريل 2007، حيث تم طرحها تحت اسم SPARC Enterprise . تضمنت معالجات SPARC64 VI التي ظهرت في SPARC Enterprise عند الإعلان عنها  إصدارًا بتردد 2.15 جيجاهرتز وذاكرة تخزين مؤقتة من المستوى الثاني (L2) بسعة 5  ميجابايت، وإصدارين بتردد 2.28 و2.4  جيجاهرتز  وذاكرة تخزين مؤقتة من المستوى الثاني (L2) بسعة 6 ميجابايت. [ 16 ]

SPARC64 VII

يُعدّ معالج SPARC64 VII (المعروف سابقًا باسم SPARC64 VI+)، [ 17 ] والذي يحمل الاسم الرمزي جوبيتر ، [ 18 ] تطويرًا لمعالج SPARC64 VI الذي أُعلن عنه في يوليو 2008. [ 18 ] وهو معالج دقيق رباعي النواة. تتميز كل نواة بقدرتها على تنفيذ تعدد الخيوط المتزامن ثنائي الاتجاه (SMT)، والذي يحل محل تعدد الخيوط الخشن ثنائي الاتجاه ، والذي أطلقت عليه شركة فوجيتسو اسم تعدد الخيوط الرأسي (VMT). وبذلك، يمكنه تنفيذ ثمانية خيوط في وقت واحد. [ 19 ] تشمل التغييرات الأخرى المزيد من ميزات RAS ؛ حيث أصبح ملف سجلات الأعداد الصحيحة محميًا الآن بواسطة تصحيح الأخطاء (ECC)، كما زاد عدد مدققي الأخطاء إلى حوالي 3400. يتكون من 600 مليون ترانزستور، ويبلغ حجمه 21.31  مم  ×  20.86  مم (444.63  مم 2 )، ويتم تصنيعه بواسطة فوجيتسو في عملية التوصيل البيني النحاسي بتقنية CMOS 65  نانومتر .

تم استخدام معالج SPARC64 VII في نظام SPARC Enterprise . وهو متوافق مع سلفه، SPARC64 VI، وقابل للتحديث الميداني. يمكن لمعالجات SPARC64 VII أن تعمل جنبًا إلى جنب مع معالجات SPARC64 VI بترددها الأصلي. [ 20 ] كانت الإصدارات الأولى من SPARC64 VII  إصدارًا بتردد 2.4 جيجاهرتز وذاكرة تخزين مؤقتة من المستوى الثاني (L2) سعة 5  ميجابايت، استُخدم في نظامي SPARC Enterprise M4000 وM5000،  وإصدارًا آخر بتردد 2.52 جيجاهرتز وذاكرة تخزين مؤقتة من المستوى الثاني (L2) سعة 6  ميجابايت. [ 18 ] في 28 أكتوبر 2008، تم طرح إصدار بتردد 2.52  جيجاهرتز وذاكرة تخزين مؤقتة من المستوى الثاني (L2) سعة 5  ميجابايت في نظام SPARC Enterprise M3000. [ 21 ] في 13 أكتوبر 2009، طرحت فوجيتسو وسن إصدارات جديدة من معالج SPARC64 VII (تحت الاسم الرمزي Jupiter+ )، [ 22 ] إصدار بتردد 2.53  جيجاهرتز وذاكرة تخزين مؤقتة من المستوى الثاني (L2) بسعة 5.5  ميجابايت لجهازي M4000 وM5000،  وإصدار بتردد 2.88 جيجاهرتز وذاكرة تخزين مؤقتة من المستوى الثاني (L2) بسعة 6  ميجابايت لجهازي M8000 وM9000. [ 23 ] وفي 12 يناير 2010، طُرح إصدار بتردد 2.75  جيجاهرتز وذاكرة تخزين مؤقتة من المستوى الثاني (L2) بسعة 5 ميجابايت في جهاز M3000. [ 24 ] 

SPARC64 VII+

يُعدّ معالج SPARC64 VII+ ( جوبيتر-إي )، [ 25 ] والذي تُشير إليه أوراكل باسم M3 ، [ 25 ] تطويرًا لمعالج SPARC64 VII. وقد رُفع تردد الساعة إلى 3  جيجاهرتز، وتضاعف حجم ذاكرة التخزين المؤقت من المستوى الثاني (L2) إلى 12  ميجابايت. أُعلن عن هذا الإصدار في 2 ديسمبر 2010 لخوادم SPARC Enterprise M8000 وM9000 المتطورة. [ 26 ] وقد أسفرت هذه التحسينات عن زيادة في الأداء العام بنسبة 20% تقريبًا.  كما أُصدر إصدار بتردد 2.66 جيجاهرتز لطرازات M4000 وM5000 متوسطة المدى. [ 25 ] وفي 12 أبريل 2011، أُعلن عن  إصدار بتردد 2.86 جيجاهرتز بنواتين أو أربع نوى  وذاكرة تخزين مؤقت من المستوى الثاني (L2) بسعة 5.5 ميجابايت لطراز M3000 منخفض الأداء. [ 27 ] [ 25 ] ويتوافق معالج VII+ مع سلفه، معالج VII، من حيث المقبس. يمكن ترقية خوادم SPARC Enterprise M-Series المتطورة الحالية إلى معالجات VII+ في الميدان. [ 28 ]

SPARC64 VIIIfx

شفرة حاسوب من نوع K مزودة بأربعة معالجات SPARC64 VIIIfx (أسفل المبادلات الحرارية الأكبر حجماً )

يُعدّ معالج SPARC64 VIIIfx ( فينوس ) معالجًا ثماني النواة مبنيًا على معالج SPARC64 VII، ومصممًا للحوسبة عالية الأداء (HPC). [ 29 ] ونتيجةً لذلك، لم يخلف VIIIfx معالج VII، بل وُجد بالتزامن معه. يتكون من 760 مليون ترانزستور، ويبلغ قياسه 22.7  مم × 22.6 مم  (513.02  مم² ) ، ويُصنّع بتقنية CMOS 45 نانومتر من فوجيتسو باستخدام وصلات نحاسية، ويحتوي على 1271 منفذ إدخال/إخراج. يتميز VIIIfx بأداء ذروة يبلغ  128 جيجا فلوبس عند تردد 2 جيجاهرتز ، واستهلاك طاقة نموذجي يبلغ 58 واط عند 30 درجة مئوية، بكفاءة 2.2 جيجا فلوبس/واط. يحتوي VIIIfx على أربع وحدات تحكم مدمجة للذاكرة، بإجمالي ثماني قنوات ذاكرة . يتصل بذاكرة DDR3 SDRAM سعة 64 جيجابايت ويبلغ عرض نطاق الذاكرة الأقصى 64 جيجابايت/ثانية. [ 30 ]      

تاريخ

طُوّر جهاز VIIIfx ضمن مشروع الجيل القادم للحاسوب العملاق (المعروف أيضًا باسم Kei Soku Keisenki ومشروع Keisoku) الذي أطلقته وزارة التعليم والثقافة والرياضة والعلوم والتكنولوجيا اليابانية في يناير 2006. كان الهدف من المشروع إنتاج أسرع حاسوب عملاق في العالم بأداء يتجاوز 10  بيتافلوب بحلول مارس 2011. تعاقدت شركات فوجيتسو وهيتاشي و NEC على تطوير هذا الحاسوب العملاق . كان من المُخطط في الأصل أن يتمتع الحاسوب العملاق ببنية هجينة تضم معالجات قياسية ومتجهة . وكان من المُفترض أن يكون جهاز VIIIfx، الذي صممته فوجيتسو، هو المعالج القياسي، بينما تتولى هيتاشي وNEC تصميم المعالج المتجه بشكل مشترك. إلا أنه نتيجة للأزمة المالية العالمية عام 2008 ، أعلنت هيتاشي وNEC في مايو 2009 انسحابهما من المشروع، لأن تصنيع الأجهزة التي كانتا مسؤولتين عنها كان سيُكبّدهما خسائر مالية. بعد ذلك، أعادت شركة فوجيتسو تصميم الحاسوب العملاق لاستخدام معالج VIIIfx كنوع المعالج الوحيد فيه.

بحلول عام 2010، أُطلق على الحاسوب العملاق الذي سيُبنى ضمن المشروع اسم " حاسوب K" . يقع هذا الحاسوب في معهد ريكين للعلوم الحاسوبية المتقدمة (AICS) في مدينة كوبي باليابان؛ [ 31 ] [ 32 ] [ 33 ] ويستمدّ أداءه من 88,128 معالجًا من طراز VIIIfx. في يونيو 2011، أعلنت لجنة مشروع TOP500 أن حاسوب K (الذي كان لا يزال غير مكتمل بـ 68,544 معالجًا فقط) تصدّر معيار LINPACK بأداء بلغ 8.162 بيتافلوب ، محققًا 93% من ذروة أدائه، ما جعله أسرع حاسوب عملاق في العالم آنذاك. [ 32 ] [ 34 ] [ 35 ] [ 36 ] 

وصف

يعتمد معالج VIIIfx على معالج SPARC64 VII مع تعديلات عديدة لتحسين الأداء في الحوسبة عالية الأداء (HPC)، وتحديدًا امتداد الحوسبة الحسابية عالية الأداء (HPC-ACE)، وهو امتداد من تصميم فوجيتسو لبنية SPARC V9. تم إزالة خاصية تعدد الخيوط الخشنة من الواجهة الأمامية، وخُفِّض حجم ذاكرة التخزين المؤقت للتعليمات من المستوى الأول (L1) إلى النصف ليصبح 32  كيلوبايت، وخُفِّض عدد مداخل ذاكرة التخزين المؤقت لعناوين أهداف التفرع (BTAC) من 8192 إلى 1024، وخُفِّضت خاصية التجميع من ثمانية إلى اثنين، وأُضيفت مرحلة خط أنابيب إضافية قبل وحدة فك تشفير التعليمات. استوعبت هذه المرحلة العدد الأكبر من سجلات الأعداد الصحيحة والعشرية المحددة بواسطة HPC-ACE. صُممت بنية SPARC V9 لتضم 32 سجلًا للأعداد الصحيحة و32 سجلًا للأعداد العشرية فقط. حدّت ترميز تعليمات SPARC V9 عدد السجلات القابلة للتحديد إلى 32 سجلاً. ولتحديد السجلات الإضافية، يحتوي HPC-ACE على تعليمة "بادئة" تلي مباشرةً تعليمة أو اثنتين من SPARC V9. تحتوي تعليمة البادئة (بشكل أساسي) على أجزاء من أرقام السجلات التي لا تتسع لها تعليمة SPARC V9. في هذه المرحلة الإضافية من خط الأنابيب، يتم دمج ما يصل إلى أربع تعليمات SPARC V9 مع ما يصل إلى تعليمتين من البادئة في المرحلة السابقة. ثم يتم فك ترميز التعليمات المدمجة في المرحلة التالية من خط الأنابيب.

تم تعديل الواجهة الخلفية بشكل كبير. انخفض عدد مداخل محطة الحجز لتعليمات التفرع وتعليمات الأعداد الصحيحة إلى ستة وعشرة على التوالي. أُضيفت سجلات إلى كل من ملفات سجلات الأعداد الصحيحة وملفات سجلات الفاصلة العائمة: زاد عدد سجلات الأعداد الصحيحة بمقدار 32 سجلاً، ليصبح المجموع 256 سجلاً للفاصلة العائمة. لا تُعد سجلات الأعداد الصحيحة الإضافية جزءًا من نوافذ السجلات المُعرّفة في SPARC V9، ولكن يمكن الوصول إليها دائمًا عبر تعليمة البادئة؛ ويمكن استخدام سجلات الفاصلة العائمة الـ 256 بواسطة كل من تعليمات الفاصلة العائمة العددية وتعليمات SIMD للأعداد الصحيحة والفاصلة العائمة. أُضيفت مرحلة خط أنابيب إضافية إلى بداية خط أنابيب تنفيذ الفاصلة العائمة للوصول إلى ملف سجلات الفاصلة العائمة الأكبر. نُفذت تعليمات SIMD ذات 128 بت من HPC-ACE بإضافة وحدتي فاصلة عائمة إضافيتين ليصبح المجموع أربع وحدات. يمكن لتنفيذ SIMD إجراء ما يصل إلى أربع عمليات ضرب وجمع مدمجة أحادية أو مزدوجة الدقة (ثماني عمليات FLOP) لكل دورة. تمت زيادة عدد عناصر قائمة التحميل من 16 إلى 20، وخُفِّض حجم ذاكرة التخزين المؤقت للبيانات من المستوى الأول إلى النصف ليصبح 32  كيلوبايت. كما تم تخفيض عدد عناصر مكدس الالتزام، الذي يحدد عدد التعليمات التي يمكن تنفيذها في النظام الخلفي، من 64 إلى 48.

مواصفات متنوعة

  • نطاق العنوان الفعلي: 41  بت
  • مخبأ:
  • L1: بيانات ثنائية الاتجاه 32 كيلوبايت ، تعليمات ثنائية الاتجاه 32 كيلوبايت (سطر ذاكرة تخزين مؤقت 128 بايت)، مقسمة إلى قطاعات  
  • L2: 6 ميجابايت ، مجموعة ترابطية ذات 12 اتجاهًا (سطر 128 بايت)، مُفهرسة بالتجزئة، مُجزأة إلى قطاعات 
  • ذاكرة تخزين مؤقتة صغيرة (micro-TLB) ذات 16 مدخلاً؛ وذاكرة تخزين مؤقتة (TLB) ذات 256 مدخلاً، رباعية الاتجاهات، لمجموعات التعليمات
  • ذاكرة ترجمة العناوين (TLB) ذات 512 مدخلاً، وأربعة اتجاهات، وربط المجموعات للبيانات، بدون ذاكرة تخزين مؤقتة للضحايا
  • أحجام الصفحات: 8  كيلوبايت، 64  كيلوبايت، 512  كيلوبايت، 4  ميجابايت، 32  ميجابايت، 256  ميجابايت، 2  جيجابايت

SPARC64 IXfx

يُعدّ معالج SPARC64 IXfx نسخةً مُحسّنة من معالج SPARC64 VIIIfx، الذي صممته شركتا فوجيتسو و LSI [ 37 ]، وكُشف عنه لأول مرة عند الإعلان عن الحاسوب العملاق PRIMEHPC FX10 في 7 نوفمبر 2011. [ 38 ] وهو، إلى جانب PRIMEHPC FX10، يُمثّل تطبيقًا تجاريًا للتقنيات التي ظهرت لأول مرة في حاسوبي VIIIfx وK. وبالمقارنة مع VIIIfx، شملت التحسينات التنظيمية مضاعفة عدد النوى إلى 16 نواة، ومضاعفة حجم ذاكرة التخزين المؤقت L2 المشتركة إلى 12  ميجابايت، وزيادة ذروة عرض نطاق ذاكرة DDR3 SDRAM إلى 85  جيجابايت/ثانية. يعمل معالج IXfx بتردد 1.848  جيجاهرتز، ويبلغ ذروة أدائه 236.5  جيجا فلوبس، ويستهلك 110  واط، ما يُحقق كفاءة طاقة تزيد عن 2  جيجا فلوبس لكل واط. [ 39 ] [ 37 ] يتكون من مليار ترانزستور وتم تنفيذه بتقنية  CMOS 40 نانومتر مع وصلات نحاسية. [ 40 ]

SPARC64 X

يُعدّ SPARC64 X معالجًا دقيقًا للخوادم بستة عشر نواة، أُعلن عنه عام 2012، ويُستخدم في خوادم Fujitsu M10 (التي تُسوّقها أيضًا شركة Oracle). يعتمد SPARC64 X على SPARC64 VII+ مع تحسينات كبيرة في بنيته الأساسية وتصميم الشريحة. وقد تم تحسين النوى بإضافة جدول تاريخ الأنماط للتنبؤ بالتفرعات ، والتنفيذ التخميني لعمليات التحميل ، ووحدات تنفيذ إضافية، ودعم امتداد HPC-ACE (الموجود أصلاً في SPARC64 VIIIfx)، وخط أنابيب أعمق  لتردد ساعة 3.0 جيجاهرتز، ومُسرّعات للتشفير وقواعد البيانات ووظائف الحساب والتحويل للأعداد العشرية ذات الفاصلة العائمة. تشترك النوى الستة عشر في  ذاكرة تخزين مؤقتة موحدة من المستوى الثاني (L2) بسعة 24 ميجابايت و24 مسارًا. تشمل تحسينات تصميم الشريحة أربعة متحكمات مدمجة لذاكرة DDR3 SDRAM ، ومعالجة متعددة متناظرة رباعية الاتجاهات بدون استخدام مواد لاصقة ، وعشر قنوات SERDES لتوسيع نطاق المعالجة المتعددة المتناظرة إلى 64 مقبسًا، ومتحكمين مدمجين لـ PCI Express 3.0 . تحتوي شريحة SPARC64 X على 2.95 مليار ترانزستور، وتبلغ أبعادها 23.5  مم × 25  مم (587.5  مم² ) ، ويتم تصنيعها بتقنية  CMOS بدقة 28 نانومتر مع وصلات نحاسية. [ 41 ] [ 40 ]

SPARC64 X+

يُعدّ معالج SPARC64 X+ نسخةً مُحسّنة من معالج SPARC64 X الذي أُعلن عنه عام 2013. يتميّز بتحسينات طفيفة في بنية النواة،  وتردد ساعة أعلى يبلغ 3.5 جيجاهرتز، وذلك بفضل تصميم وتخطيط أفضل للدائرة. يحتوي على 2.99 مليار ترانزستور، ويبلغ قياسه 24  مم × 25 مم  (600  مم² )، ويُصنّع بنفس عملية تصنيع معالج SPARC64 X. [ 42 ] [ 43 ] في 8 أبريل 2014 ، أصبحت معالجات بتردد 3.7 جيجاهرتز متاحةً استجابةً لإطلاق إنتل طرازي Xeon E5 وE7 الجديدين ، وقرب إطلاق IBM لمعالج POWER8 . [ 44 ] 

SPARC64 XIfx

كشفت شركة فوجيتسو عن معالج SPARC64 XIfx في أغسطس 2014 خلال ندوة Hot Chips. [ 45 ] يُستخدم هذا المعالج في حاسوب فوجيتسو PRIMEHPC FX100 العملاق، الذي خلف حاسوب PRIMEHPC FX10 . [ 46 ] [ 47 ] يعمل معالج XIfx بتردد 2.2  جيجاهرتز، ويبلغ ذروة أدائه 1.1  تيرافلوب. [ 48 ] يتكون من 3.75 مليار ترانزستور، ويتم تصنيعه بواسطة شركة تايوان لصناعة أشباه الموصلات (TSMC) بتقنية بوابة معدنية عالية السماحية (HKMG) بدقة 20 نانومتر . وقدّر تقرير المعالجات الدقيقة مساحة الشريحة بـ 500 مم² ، واستهلاكها النموذجي للطاقة بـ 200 واط. [ 45 ]  

يحتوي معالج XIfx على 34 نواة، 32 منها نوى حسابية تُستخدم لتشغيل تطبيقات المستخدم، ونواتان مساعدتان تُستخدمان لتشغيل نظام التشغيل وخدمات النظام الأخرى. يُحسّن تفويض تطبيقات المستخدم ونظام التشغيل إلى نوى مُخصصة الأداء من خلال ضمان عدم مشاركة ذاكرة التخزين المؤقت الخاصة بالنوى الحسابية مع التعليمات والبيانات غير التطبيقية أو تعطيلها بها. تُنظّم النوى الـ 34 في مجموعتين من ذاكرة النواة ( CMGs )، تتكون كل منهما من 16 نواة حسابية ونواة مساعدة واحدة تتشارك في  ذاكرة تخزين مؤقت موحدة من المستوى الثاني (L2) بسعة 12 ميجابايت. مكّن تقسيم النوى إلى مجموعتي CMGs من دمج 34 نواة على شريحة واحدة، مما سهّل تنفيذ تماسك ذاكرة التخزين المؤقت وتجنّب الحاجة إلى مشاركة ذاكرة التخزين المؤقت من المستوى الثاني بين النوى الـ 34. تتشارك مجموعتا CMGs الذاكرة من خلال بنية ccNUMA .

استندت نواة XIfx إلى معالج SPARC64 X+ مع تحسينات تنظيمية. تُطبّق XIfx نسخة مُحسّنة من امتدادات HPC-ACE (HPC-ACE2)، مما ضاعف عرض وحدات SIMD إلى 256 بت، وأضاف تعليمات SIMD جديدة. مقارنةً بمعالج SPARC64 IXfx، يُحقق XIfx تحسينًا بمقدار 3.2 ضعفًا للدقة المزدوجة و6.1 ضعفًا للدقة المفردة. ولمواكبة زيادة عرض وحدات SIMD، تم رفع عرض نطاق ذاكرة التخزين المؤقت L1 إلى 4.4  تيرابايت/ثانية.

شملت التحسينات التي أُدخلت على بنية النظام على شريحة واحدة (SoC) واجهات الذاكرة والوصلات البينية. استُبدلت وحدات التحكم المدمجة في الذاكرة بأربع واجهات مكعب الذاكرة الهجين (HMC) لتقليل زمن استجابة الذاكرة وتحسين عرض نطاقها. ووفقًا لتقرير المعالجات الدقيقة ، كان معالج IXfx أول معالج يستخدم وحدات HMC. [ 45 ] يتصل معالج IXfx  بذاكرة سعتها 32 جيجابايت، مُقدمة من ثماني  وحدات HMC سعة كل منها 4 جيجابايت. وحدات HMC هذه من نوع 16 مسارًا، يعمل كل مسار منها بسرعة 15  جيجابت/ثانية. تحتوي كل وحدة إدارة ذاكرة (CMG) على واجهتي HMC، وتتصل كل واجهة HMC بوحدتي HMC عبر منافذها الخاصة. تتمتع كل وحدة CMG بعرض نطاق ذاكرة يبلغ 240  جيجابايت/ثانية (120  جيجابايت/ثانية إدخال و120  جيجابايت/ثانية إخراج).

استبدلت وحدة XIfx قنوات SERDES العشرة بوحدة تحكم مدمجة ذات عشرة منافذ لوحدة تحكم الربط البيني Tofu2 من الجيل الثاني. Tofu2 عبارة عن شبكة سداسية الأبعاد (smesh/torus) بعرض  نطاق ترددي ثنائي الاتجاه كامل يبلغ 25 جيجابايت/ثانية (12.5  جيجابايت/ثانية لكل اتجاه، و125  جيجابايت/ثانية لعشرة منافذ) وبنية توجيه محسّنة.

مستقبل

أعلنت شركة فوجيتسو في المؤتمر الدولي للحوسبة الفائقة في يونيو 2016 أن حاسوبها الفائق المستقبلي من فئة إكساسكيل سيضم معالجات من تصميمها الخاص تُطبّق بنية ARMv8 . وسيُطبّق معالج A64FX امتدادات لبنية ARMv8، تُعادل HPC-ACE2، والتي تُطوّرها فوجيتسو بالتعاون مع شركة ARM Holdings . [ 49 ]

SPARC64 XII

أُطلق معالج SPARC64 XII في عام 2017 مع خوادم SPARC M12 من فوجيتسو. ويحتوي نظريًا على 12 نواة، ولكن على غرار معالج POWER9 من IBM الذي أُطلق في العام نفسه، تتكون كل نواة من 12 نواة من مسارين منفصلين. الموارد الوحيدة المشتركة بين مسارات نوى SPARC64 XII هي ذاكرة الترجمة السريعة (TLB) وذاكرة التخزين المؤقت للتعليمات من المستوى الأول (L1) وذاكرة التخزين المؤقت من المستوى الثاني (L2)، ونتيجة لذلك، فإن أداء المعالجة أحادية الخيوط يكاد يكون مطابقًا لأداء SPARC64 X. يعمل SPARC64 XII  بتردد أساسي يصل إلى 4.25 جيجاهرتز  وتردد معزز يصل إلى 4.35 جيجاهرتز. يبلغ حجم الشريحة 25.8 مم × 30.8 مم (795 مم² )، وتحتوي على 5.45 مليار ترانزستور مصنوعة بتقنية 20 نانومتر من TSMC . يستطيع كل مسار من مساري المعالجة في المعالج جلب 8 تعليمات، وفك تشفير 4 تعليمات، وتنفيذ 6 تعليمات في كل دورة، ويدعم 4 خيوط SMT (أي 96 خيطًا لكل وحدة معالجة مركزية). يحتوي كل مسار على ذاكرة تخزين مؤقتة خاصة من المستوى الأول (L1) بسعة 32 كيلوبايت و4 اتجاهات، ويتشارك المساران ذاكرة تخزين مؤقتة من المستوى الأول (L1) بسعة 64 كيلوبايت و4 اتجاهات، وذاكرة تخزين مؤقتة من المستوى الثاني (L2) بسعة 512 كيلوبايت و16 اتجاهًا. يُعد SPARC64 XII أول معالج SPARC من فوجيتسو مزود بذاكرة تخزين مؤقتة من المستوى الثالث (L3) بسعة 32 ميجابايت و16 اتجاهًا. تضاعف عدد منافذ PCIe 3.0 ذات 8 مسارات إلى 4 منافذ لكل شريحة. زادت سرعة الذاكرة بنسبة 50% لتصل إلى 2400 ميجا نقلة/ثانية، مما رفع عرض النطاق الترددي النظري المجمع لقنوات DDR4 الثمانية في الشريحة إلى 153 جيجابايت/ثانية، وتصل سعة التخزين لكل وحدة معالجة مركزية إلى 1.5 تيرابايت موزعة على 24 فتحة. يتم توصيل معالجين مركزيين في وحدة بناء، ويمكن توصيل ما يصل إلى 16 وحدة بناء لإنشاء خادم بـ 32 معالجًا مركزيًا وسعة ذاكرة تصل إلى 48 تيرابايت. [ 50 ] [ 51 ]

مراجع

  1. 1 2 مورغان، تيموثي بريكيت (23 فبراير 2006). "فوجيتسو ترسم خارطة طريق Sparc64 لما بعد عام 2010" . ذا يونكس جارديان . مؤرشف من الأصل في 12 مارس 2006.
  2. ↑ ديفندورف، كيث (15 نوفمبر 1999). "هال يجعل سباركس تطير". تقرير المعالج الدقيق . 13 (5).
  3. ↑ تحليل البنية الدقيقة وأداء معالج SPARC-V9 لأنظمة خوادم المؤسسات . المؤتمر الدولي التاسع حول هندسة الحواسيب عالية الأداء، 2003 (HPCA-9 2003). doi : 10.1109/HPCA.2003.1183533 .
  4. ↑ مورغان، تيموثي بريكيت (9 فبراير 2006). "فوجيتسو-سيمنز تُسرّع وتيرة تطوير رقائق سبارك 5 لأنظمة برايم باورز" . ذا يونكس جارديان . المجلد 3، العدد 5. مؤرشف من الأصل في 3 مارس 2016. تم الاطلاع عليه في 14 مارس 2009 .  
  5. 1 2 كرويل، كيفن (21 أكتوبر 2002). "معالج SPARC64 V من فوجيتسو صفقة حقيقية" (ملف PDF) . تقرير المعالجات الدقيقة : 1.
  6. 1 2 "معالج SPARC64 V لخادم UNIX"
  7. ↑ كرويل 2002 ، ص. 2 
  8. 1 2 "SPARC64 VI Extensions" صفحة 56، شركة فوجيتسو المحدودة، الإصدار 1.3، 27 مارس 2007
  9. ↑ "البنية الدقيقة وتحليل الأداء لمعالج SPARC-V9 لأنظمة خوادم المؤسسات"، ص 4.
  10. 1 2 3 أندو، هيساشيغي؛ وآخرون . (يونيو 2003). "معالج دقيق SPARC64 من الجيل الخامس بتردد 1.3 جيجاهرتز". وقائع المؤتمر السنوي الأربعين لأتمتة التصميم . الصفحات 702-705 . doi : 10.1145/775832.776010 . ISBN   1581136889. S2CID 7005187 . ص 702.
  11. ↑ كرويل 2002 ، ص 3 
  12. ↑ أندو 2003 ، ص 705.
  13. ↑ مورغان، تيموثي بريكيت (24 يونيو 2004). "فوجيتسو-سيمنز تُحدّث خوادم PrimePower Unix" . ذا يونكس جارديان . مؤرشف من الأصل في 21 أكتوبر 2004.
  14. ↑ "شركة فوجيتسو-سيمنز تُسرّع وتيرة تطوير رقائق Sparc V لشركة PrimePowers"
  15. ↑ شركة فوجيتسو المحدودة (27 مارس 2007). " ملحقات SPARC64 VI ، الإصدار 1.3". الصفحات 45-46 .
  16. ↑ مورغان، تيموثي بريكيت (19 أبريل 2007). "فوجيتسو وسن تُسلّمان خط خوادم سبارك المؤسسية المشترك" . ذا يونكس جارديان . مؤرشف من الأصل في 3 ديسمبر 2008.
  17. ↑ "SPARC لا تزال قوية"، ص 1.
  18. 1 2 3 مورغان، تيموثي بريكيت (17 يوليو 2008). "فوجيتسو وسن تستعرضان قدراتهما الرباعية مع تشكيلة خوادم سبارك الجديدة" . ذا يونكس جارديان . مؤرشف من الأصل في 20 نوفمبر 2008.
  19. ↑ "رقائق ساخنة: فوجيتسو تستعرض معالج SPARC64 VII"
  20. ↑ "بنية عائلة خوادم صن سبارك للمؤسسات: قوة حوسبة مرنة من فئة الحواسيب المركزية لمراكز البيانات" (ملف PDF) . صن مايكروسيستمز . تم الاطلاع عليه بتاريخ 21 أبريل 2008 .
  21. ↑ مورغان، تيموثي بريكيت (28 أكتوبر 2008). "صن وفوجيتسو تطلقان جهازًا رباعي النواة من نوع سبارك للمبتدئين" . ذا ريجستر .
  22. ↑ مورغان، تيموثي بريكيت (11 سبتمبر 2009). "الكشف عن خارطة طريق خوادم سبارك من صن" . ذا ريجستر .
  23. ↑ مورغان، تيموثي بريكيت (13 أكتوبر 2009). "ساعات صن وفوجيتسو سبارك 64-7 ذات ذراع التدوير" . ذا ريجستر .
  24. ↑ مورغان، تيموثي بريكيت (12 يناير 2010). "صن، فوجيتسو جوس إنترين سبارك بوكس" . ذا ريجستر .
  25. 1 2 3 4 مورغان، تيموثي بريكيت (12 أبريل 2011). "Oracle، Fujitsu goose Sparc M3000 entry box" . The Register .
  26. ↑ «فوجيتسو وأوراكل تُعززان سلسلة SPARC Enterprise M بمعالج جديد» (بيان صحفي). شركة فوجيتسو المحدودة. 2 ديسمبر 2010.
  27. ↑ "فوجيتسو وأوراكل تُقدّمان خادم SPARC Enterprise M3000 المُحسّن" (بيان صحفي). شركة فوجيتسو المحدودة. 14 أبريل 2011.
  28. ↑ "إليسون: معالج Sparc T4 سيصدر العام المقبل: تحديثات لساعة وذاكرة التخزين المؤقت Sparc64-VII+ الآن" . ذا ريجستر . تم الاطلاع عليه في 3 ديسمبر 2010 .
  29. ↑ «فوجيتسو تكشف النقاب عن أسرع معالج مركزي في العالم» . صحيفة ذا إنكوايرر. ١٤ مايو ٢٠٠٩. مؤرشف من الأصل في ١٧ مايو ٢٠٠٩. تم الاطلاع عليه في ١٤ مايو ٢٠٠٩ .
  30. ↑ تاكومي ماروياما (2009). SPARC64 VIIIfx: معالج فوجيتسو الجديد ثماني النواة للحوسبة على نطاق PETA (ملف PDF) . وقائع مؤتمر Hot Chips 21. جمعية IEEE للحاسبات. مؤرشف من الأصل (ملف PDF) بتاريخ 8 أكتوبر 2010. تم الاطلاع عليه بتاريخ 30 يونيو 2019 .
  31. ↑ «الحاسوب العملاق الياباني "كيه" هو الأسرع في العالم» . صحيفة التلغراف . 20 يونيو 2011. تاريخ الاطلاع: 20 يونيو 2011 .
  32. 1 2 "حاسوب 'K' الياباني يُصنّف كأقوى حاسوب" . صحيفة نيويورك تايمز . 20 يونيو 2011. تاريخ الاطلاع: 20 يونيو 2011 .
  33. ↑ "الحاسوب العملاق "حاسوب K" يحتل المركز الأول عالميًا" . فوجيتسو . تم الاطلاع عليه بتاريخ 20 يونيو 2011 .
  34. ↑ «الحاسوب العملاق "K computer" يحرز المركز الأول عالميًا» (بيان صحفي). معهد ريكين. مؤرشف من الأصل بتاريخ 23 يونيو 2011. تم الاطلاع عليه بتاريخ 20 يونيو 2011 .
  35. ↑ «اليابان تستعيد صدارة قائمة أفضل 500 حاسوب عملاق في العالم» . top500.org (بيان صحفي). مؤرشف من الأصل بتاريخ 23 يونيو 2011. تم الاطلاع عليه بتاريخ 20 يونيو 2011 .
  36. ↑ "حاسوب K، معالج SPARC64 VIIIfx بسرعة 2.0 جيجاهرتز، وصلة توفو" ، top500.org ، مؤرشف من الأصل في 23 يونيو 2011 ، تم استرجاعه في 20 يونيو 2011 
  37. 1 2 بيرن، جوزيف (5 ديسمبر 2011). "معالج Sparc64 IXfx يحرق شفرة الفاصلة العائمة". تقرير المعالج الدقيق .
  38. ↑ فوجيتسو تطلق جهاز الكمبيوتر العملاق PRIMEHPC FX10
  39. ↑ مورغان، تيموثي بريكيت (7 نوفمبر 2011). "فوجيتسو تُجهّز معالج Sparc FX10 فائق الأداء بقدرة 23 بيتافلوب" . ذا ريجستر .
  40. 1 2 ماروياما، تاكومي (29 أغسطس 2012). SPARC64™ X: معالج فوجيتسو الجديد ذو 16 نواة لخوادم يونكس من الجيل التالي . ندوة IEEE Hot Chips 24 لعام 2012 (HCS). الصفحات 1-20 . doi : 10.1109/HOTCHIPS.2012.7476503 . ISBN  978-1-4673-8879-5. S2CID 34868980 . 
  41. ↑ هالفيل، توم ر. (17 سبتمبر 2012). "فوجيتسو وأوراكل تُشعلان SPARCs". تقرير المعالجات الدقيقة .
  42. ↑ غويناب، لينلي (7 أكتوبر 2013). "تطور معالجات فوجيتسو وأوراكل". تقرير المعالجات الدقيقة .
  43. ↑ يوشيدا، توشيو (27 أغسطس 2013). "SPARC64 X+: معالج فوجيتسو من الجيل التالي لخوادم يونكس".
  44. ↑ بريكيت، تيموثي مورغان (8 أبريل 2014). "أوراكل تكشف عن خارطة طريق سبارك، وفوجيتسو تعزز ساعات SPARC64 X". EnterpriseTech .
  45. 1 2 3 هالفيل، توم ر. (22 سبتمبر 2014). "Sparc64 XIfx يستخدم مكعبات الذاكرة". تقرير المعالج الدقيق .
  46. ^ Sparc-Prozessor für 100-Petaflop-Rechner Heise Newsticker، 6 أغسطس 2014
  47. ↑ الجيل التالي من PRIMEHPC، مؤرشف في 4 مارس 2016 في Wayback Machine، شركة فوجيتسو المحدودة، 2014
  48. ↑ فوجيتسو تسعى لإنتاج حواسيب عملاقة أسرع بشريحة جديدة، بقلم أغام شاه، بي سي وورلد، 6 أغسطس 2014
  49. ↑ مورغان، تيموثي بريكيت (23 يونيو 2016). "نظرة على حاسوب ARM العملاق المستقبلي فائق السرعة في اليابان" . المنصة التالية . تم الاطلاع عليه بتاريخ 13 يوليو 2016 .
  50. ↑ "SPARC64™ XII: أحدث معالج من فوجيتسو ذو 12 نواة للخوادم ذات المهام الحرجة" (ملف PDF) . 20 أبريل 2017. مؤرشف من النسخة الأصلية (ملف PDF) في 29 أغسطس 2017.
  51. ↑ "ورقة بيضاء حول بنية خادم Fujitsu SPARC M12 و Fujitsu M10" (PDF) .

مصادر

للمزيد من القراءة

SPARC64 V
  • أندو، هـ.؛ يوشيدا، ي.؛ إينوي، أ.؛ سوجياما، إ.؛ أساكاوا، ت.؛ موريتا، ك.؛ موتا، ت.؛ موتوكورومادا، ت.؛ أوكادا، س.؛ ياماشيتا، هـ.؛ ساتسوكاوا، ي.؛ كونموتو، أ.؛ ياماشيتا، ر.؛ سوجياما، هـ. (13 فبراير 2003). "معالج دقيق SPARC64 من الجيل الخامس بتردد 1.3 جيجاهرتز". المؤتمر الدولي لدوائر الحالة الصلبة IEEE لعام 2003، ملخص الأوراق التقنية. ISSCC . المجلد  1. الصفحات  246، 491. doi : 10.1109/ISSCC.2003.1234286 . ISBN 0-7803-7707-9ISSN 0193-6530​​ 
  • أندو، ه.؛ يوشيدا، Y.؛ إينوي، أ.؛ سوجياما، أنا؛ أساكاوا، T.؛ موريتا، ك.؛ موتا، T.؛ موتوكورومادا، T .؛ أوكادا، س.؛ ياماشيتا، ه.؛ ساتسوكاوا، Y.؛ كونموتو، أ.؛ ياماشيتا، ر.؛ سوجياما، هـ. (2003). معالج دقيق SPARC64 من الجيل الخامس بسرعة 1.3 جيجا هرتز . مؤتمر أتمتة التصميم. ص 702 – 705. دوى : 10.1145 / 775832.776010 . رقم ISBN  1-58113-688-9.
  • إيتو، ن.؛ كوماتسو، هـ.؛ تانامورا، ي.؛ ياماشيتا، ر.؛ سوجياما، هـ.؛ سوجياما، ي.؛ هامامورا، هـ. (2003). منهجية تصميم فيزيائي  لمعالج SPARC 64 بتردد 1.3 جيجاهرتز . المؤتمر الدولي الحادي والعشرون لتصميم الحاسوب. الصفحات 204-210 . doi : 10.1109/ICCD.2003.1240896 . ISBN  0-7695-2025-1ISSN 1063-6404​​ 
  • أندو، هيساشيغي؛ كان، ريوجي؛ توساكا، يوشيهارو؛ تاكاهيسا، كيجي؛ هاتاناكا، كيتشيجي (24-27 يونيو 2008). التحقق من صحة آليات استعادة أخطاء الأجهزة للمعالج الدقيق SPARC64 V. المؤتمر الدولي لأنظمة وشبكات IEEE الموثوقة لعام 2008. الصفحات 62-69 . doi : 10.1109/DSN.2008.4630071 . ISBN  978-1-4244-2397-2ISSN 1530-0889​​ 
SPARC64 VIIIfx
  • ماروياما، تاكومي؛ يوشيدا، توشيو. كان، ريوجي؛ يامازاكي، إيواو؛ يامامورا، شوجي؛ تاكاهاشي، نوريوكي؛ هوندو، ميكيو؛ أوكانو، هيروشي (مارس-أبريل 2010). “Sparc64 VIIIfx: معالج Octocore من الجيل الجديد لحوسبة Petascale”. آي إي إي مايكرو . 30 (2): 30– 40. بيب كود : 2010IMicr..30b..30M . دوى : 10.1109/MM.2010.40 . ISSN 0272-1732 . S2CID 206472881 .  
  • أوكانو، هيروشي؛ كوابي، يوكيهيتو؛ كان، ريوجي؛ يوشيدا، توشيو. يامازاكي، إيواو؛ ساكوراي، هيتوشي؛ هوندو، ميكيو؛ ماتسوي، نوبويكي؛ ياماشيتا، هيديو؛ ناكادا، تاتسومي؛ ماروياما، تاكومي؛ أساكاوا ، تاكيو (2010). تحليل الطاقة الدقيقة والتقنيات منخفضة الطاقة لمعالج 128GFLOPS/58W SPARC64 VIIIfx للحوسبة على نطاق بيتا . ندوة حول دوائر VLSI. الصفحات من 167 إلى 168. دوى : 10.1109/VLSIC.2010.5560313 . رقم ISBN  978-1-4244-5454-9ISSN 2158-5601​​ 
SPARC64 X
  • كان، ريوجي؛ تاناكا، توموهيرو؛ سوجيزاكي، اذهب؛ نيشياما، ريويتشي؛ ساكاباياشي، سوتا؛ كوياناجي، يويتشي؛ إيواتسوكي، ريوجي؛ هاياساكا، كازومي؛ ايمورا، تايكي؛ إيتو، جاكو؛ أوزيكي، يوشيتومو؛ أداتشي، هيرويوكي؛ فورويا، كازوهيرو؛ موتوكورومادا ، تسويوشي (2013). معالج SPARC64 من الجيل العاشر بـ 16 نواة لخادم UNIX للمهام الحرجة . مؤتمر IEEE الدولي لدوائر الحالة الصلبة. الصفحات من 60 إلى 61. دوى : 10.1109/ISSCC.2013.6487637 . رقم ISBN  978-1-4673-4515-6ISSN 0193-6530​​ 
  • كان، ريوجي؛ تاناكا، توموهيرو؛ سوجيزاكي، اذهب؛ إيشيزاكا، كينيا؛ نيشياما، ريويتشي؛ ساكاباياشي، سوتا؛ كوياناجي ، يويتشي (يناير 2014). “الجيل العاشر من معالج SPARC64 ذو 16 نواة لخادم Mission Critical UNIX”. مجلة IEEE لدوائر الحالة الصلبة . 49 (1): 32-40 . دوى : 10.1109/JSSC.2013.2284650 . ISSN 0018-9200 . S2CID 32362191 .  
  • يوشيدا، توشيو. ماروياما، تاكومي؛ أكيزوكي، ياسونوبو؛ كان، ريوجي؛ كيوتا، ناوهيرو؛ إيكينيشي، كيوشي؛ إيتو، شيغيكي؛ واتاهيكي، تومويوكي؛ أوكانو، هيروشي (نوفمبر-ديسمبر 2013). “Sparc64 X: معالج فوجيتسو من الجيل الجديد ذو 16 نواة لخوادم يونكس”. آي إي إي مايكرو . 33 (6): 16– 24. بيب كود : 2013IMicr..33f..16Y . دوى : 10.1109/MM.2013.126 . ISSN 0272-1732 . S2CID 8056145 .  
SPARC64 XIfx
  • يوشيدا، توشيو. هوندو، ميكيو؛ تاباتا، تاكيكازو؛ كان، ريوجي؛ كيوتا، ناوهيرو؛ كوجيما، هيرويوكي؛ هوسوي، كوجي؛ أوكانو، هيروشي (مارس-أبريل 2015). “Sparc64 XIfx: معالج الجيل التالي من فوجيتسو للحوسبة عالية الأداء”. آي إي إي مايكرو . 35 (2): 32– 40. بيب كود : 2015IMicr..35b...6Y . دوى : 10.1109/MM.2015.11 . ISSN 0272-1732 . S2CID 206473367 .  
  • خوادم فوجيتسو سبارك وخارطة الطريق
  • ملحقات Fujitsu SPARC64 V و VI و VII و VIIIfx و IXfx في Wayback Machine (أرشيف 2019-04-03) ، ومواصفات X / X+ في Wayback Machine (أرشيف 2023-12-11) ، ومواصفات XII ، وملحقات XIfx
  • أجهزة الكمبيوتر العملاقة Fujitsu PRIMEHPC FX100/FX10 في Wayback Machine (تمت أرشفة بتاريخ 25-03-2025)
  • معالج SPARC64 X عالي الأداء في Wayback Machine (تمت أرشفته في 19-08-2025)
  • معالج متعدد النوى من سلسلة SPARC64 في Wayback Machine (تمت أرشفته في 30-09-2025)