سيرديس

📅 آخر تحديث: ٢٥ يوليو ٢٠٢٦
✍️ نُشر في: ٢٥ يوليو ٢٠٢٦
📷 يحتوي على 1 صور
الموسوعة الحرة

وحدة التسلسل/فك التسلسل ( SerDes ) عبارة عن زوج من الوحدات الوظيفية شائعة الاستخدام في الاتصالات عالية السرعة للتعويض عن محدودية المدخلات/المخرجات. تقوم هذه الوحدات بتحويل البيانات بين واجهات البيانات التسلسلية والواجهات المتوازية في كلا الاتجاهين. يشير مصطلح "SerDes" بشكل عام إلى الواجهات المستخدمة في مختلف التقنيات والتطبيقات. يتمثل الاستخدام الأساسي لوحدة SerDes في توفير نقل البيانات عبر خط واحد أو زوج تفاضلي لتقليل عدد منافذ الإدخال/الإخراج والوصلات البينية.

الوظيفة الجينية

يوضح مبدأ SerDes

تتكون وظيفة SerDes الأساسية من وحدتين وظيفيتين: وحدة الإدخال المتوازي والإخراج التسلسلي (PISO) ( المعروفة أيضًا باسم محول التوازي إلى التسلسلي)، ووحدة الإدخال التسلسلي والإخراج المتوازي (SIPO) (المعروفة أيضًا باسم محول التسلسلي إلى التوازي). توجد أربعة أنواع مختلفة من بنى SerDes: (1) SerDes بساعة متوازية، (2) SerDes بساعة مدمجة، (3) SerDes 8b/10b، (4) SerDes بتداخل البتات.

تحتوي وحدة PISO (مدخل متوازي، مخرج تسلسلي) عادةً على مدخل ساعة متوازية، ومجموعة من خطوط إدخال البيانات، ومثبتات بيانات الإدخال. وقد تستخدم حلقة قفل طور داخلية أو خارجية (PLL) لمضاعفة تردد الساعة المتوازية الواردة إلى تردد الساعة التسلسلية. أبسط أشكال PISO تحتوي على مسجل إزاحة واحد يستقبل البيانات المتوازية مرة واحدة لكل دورة ساعة متوازية، ويُخرجها بتردد الساعة التسلسلية الأعلى. كما قد تستخدم التطبيقات مسجلاً مزدوج التخزين المؤقت لتجنب عدم الاستقرار عند نقل البيانات بين نطاقات الساعة.

تحتوي وحدة SIPO (مدخل تسلسلي، مخرج متوازي) عادةً على مخرج ساعة استقبال، ومجموعة من خطوط إخراج البيانات، ومثبتات بيانات الإخراج. قد تكون ساعة الاستقبال قد استُعيدت من البيانات باستخدام تقنية استعادة الساعة التسلسلية . مع ذلك، تستخدم وحدات SerDes التي لا تُرسل ساعة ساعة مرجعية لضبط تردد PLL على تردد الإرسال الصحيح، متجنبةً الترددات التوافقية المنخفضة الموجودة في تدفق البيانات . ثم تقوم وحدة SIPO بتقسيم الساعة الواردة إلى معدل الإرسال المتوازي. تحتوي التطبيقات عادةً على سجلين متصلين كمخزن مؤقت مزدوج. يُستخدم أحد السجلين لتوقيت تدفق البيانات التسلسلي، بينما يُستخدم الآخر لتخزين البيانات للجانب المتوازي الأبطأ.

تتضمن بعض أنواع SerDes وحدات تشفير/فك تشفير. والغرض من هذا التشفير/فك التشفير عادةً هو وضع حدود إحصائية على الأقل لمعدل انتقالات الإشارة لتسهيل استعادة الساعة في جهاز الاستقبال، وتوفير تأطير الإشارة ، وتحقيق توازن التيار المستمر .

توقيت متزامن مع المصدر

تُستخدم وحدة SerDes ذات الساعة المتوازية عادةً لتسلسل مدخلات ناقل البيانات المتوازية مع بيانات العنوان وإشارات التحكم. ويتم إرسال البيانات المُسلسلة مع ساعة مرجعية. ويبلغ هامش التفاوت المسموح به في تذبذب الساعة عند وحدة التسلسل 5-10 بيكو ثانية (قيمة جذر متوسط ​​المربعات).

التوقيت المدمج

تقوم وحدة SerDes المدمجة بمزامنة البيانات وإشارة الساعة في دفق واحد. تُرسل دورة واحدة من إشارة الساعة أولاً، متبوعةً بدفق بتات البيانات؛ مما يُنشئ حافة صاعدة دورية في بداية دفق بتات البيانات. ولأن إشارة الساعة مدمجة بشكل صريح ويمكن استعادتها من دفق البتات، يتم تخفيف هامش التفاوت المسموح به لارتعاش ساعة المُرسِل (المُسلسل) إلى 80-120  بيكو ثانية RMS، بينما يمكن أن يصل تباين ساعة المرجع عند وحدة فك التسلسل إلى ±50,000  جزء في المليون (أي 5%).

ترميز البيانات

تقوم وحدة SerDes 8b/10b بربط كل بايت من البيانات برمز مكون من 10 بتات قبل تسلسل البيانات. يستخدم جهاز فك التسلسل ساعة مرجعية لمراقبة الساعة المستعادة من تدفق البتات. ولأن معلومات الساعة تُدمج في تدفق بتات البيانات، بدلاً من تضمينها بشكل صريح، فإن هامش الخطأ المسموح به لساعة جهاز التسلسل (المرسل) هو 5-10  بيكو ثانية RMS، بينما يبلغ تباين الساعة المرجعية عند جهاز فك التسلسل ±100  جزء في المليون.

يُعدّ ترميز 8b/10b أحد أنظمة الترميز الشائعة المستخدمة مع SerDes . يدعم هذا الترميز توازن التيار المستمر، ويوفر تأطيرًا للبيانات، ويضمن انتقالات متكررة، مما يسمح للمستقبل باستخراج إشارة الساعة المضمنة. تسمح رموز التحكم بتأطير البيانات، عادةً في بداية الحزمة. تحتوي واجهات SerDes المتوازية النموذجية من نوع 8b/10b على خط ساعة واحد، وخط تحكم واحد، وثمانية خطوط بيانات.

تم تعريف كتل التشفير التسلسلي بالإضافة إلى 8 بت/10 بت، وكتل فك التشفير التسلسلي بالإضافة إلى فك التشفير في مواصفات Gigabit Ethernet .

من أنظمة الترميز الشائعة الأخرى المستخدمة مع SerDes ترميز 64 بت/66 بت . يوفر هذا النظام توازن التيار المستمر والانتقالات إحصائيًا باستخدام مُشوش. ويتم توفير التأطير من خلال الانتقالات الحتمية لبتات التأطير المضافة.

تُعرَّف وحدات التسلسل هذه، بالإضافة إلى مُشفِّر 64 بت/66 بت، ووحدات فك التسلسل، بالإضافة إلى وحدات فك التشفير، في مواصفات إيثرنت 10 جيجابت . يتألف جانب الإرسال من مُشفِّر 64 بت/66 بت، ووحدة تشفير ، ووحدة تحويل تُحوِّل إشارة 66 بت إلى واجهة 16 بت. ثم يقوم مُسلسل آخر بتحويل واجهة 16 بت هذه إلى إشارة تسلسلية كاملة.

SerDes المتداخلة بت

تقوم تقنية SerDes المتداخلة بتجميع عدة تدفقات بيانات تسلسلية أبطأ في تدفقات تسلسلية أسرع، ويقوم جهاز الاستقبال بفك تجميع تدفقات البتات الأسرع مرة أخرى إلى تدفقات أبطأ.

توحيد معايير SerDes

نشر منتدى الربط الشبكي البصري ( OIF) اتفاقيات التوافق التشغيلي للواجهات الكهربائية المشتركة (CEI)، والتي حددت ستة أجيال من الواجهة الكهربائية لتقنية SerDes، بسرعات 3.125، و6، و10، و28، و56، و112  جيجابت/ثانية. وأعلن المنتدى عن مشاريع جديدة بسرعة 224  جيجابت/ثانية. كما نشر المنتدى ثلاثة أجيال سابقة من الواجهات الكهربائية. وقد تم اعتماد هذه الاتفاقيات أو تكييفها أو التأثير فيها على الواجهات الكهربائية عالية السرعة المحددة من قبل معايير IEEE 802.3 ، وInfiniband ، و RapidIO ، و Fibre Channel ، وغيرها الكثير.

انظر أيضاً

مراجع