برنامج ستانفورد MIPS

📅 آخر تحديث: ٢٤ يوليو ٢٠٢٦
✍️ نُشر في: ٢٤ يوليو ٢٠٢٦
الموسوعة الحرة

كان مشروع MIPS (المعروف أيضًا باسم Stanford MIPS لتمييزه عن البنى اللاحقة )، وهو اختصار لـ Microprocessor without Interlocked Pipeline Stages ، مشروعًا بحثيًا أجراه جون ل. هينيسي في جامعة ستانفورد بين عامي 1981 و1984. درس MIPS نوعًا من بنية مجموعة التعليمات (ISA) يُسمى الآن حاسوب مجموعة التعليمات المُختزلة (RISC)، وتطبيقه كمعالج دقيق بتقنية أشباه الموصلات ذات التكامل واسع النطاق جدًا (VLSI) ، والاستغلال الأمثل لبنى RISC باستخدام مُجمِّعات مُحسِّنة . كان MIPS، إلى جانب IBM 801 و Berkeley RISC ، المشاريع البحثية الثلاثة الرائدة التي ساهمت في نشر تقنية RISC وتعميمها في منتصف ثمانينيات القرن العشرين. تقديراً لتأثير MIPS على الحوسبة، مُنح هينيسي ميدالية جون فون نيومان من معهد مهندسي الكهرباء والإلكترونيات (IEEE) في عام 2000 (بالاشتراك مع ديفيد أ. باترسون )، وجائزة إيكرت-ماوكلي في عام 2001 من قبل جمعية آلات الحوسبة ، وجائزة سيمور كراي لهندسة الحاسوب في عام 2001 من قبل جمعية الحاسوب التابعة لمعهد مهندسي الكهرباء والإلكترونيات ، ومرة ​​أخرى مع ديفيد باترسون، جائزة تورينج في عام 2017 من قبل جمعية آلات الحوسبة.

بدأ المشروع عام 1981 استجابةً لتقارير عن مشاريع مماثلة في شركة IBM (معالج 801 ) وجامعة كاليفورنيا، بيركلي (معالج RISC ). واصل هينيسي وطلابه الخريجون مشروع MIPS حتى اختتامه عام 1984، وفي العام نفسه أسس هينيسي شركة MIPS Computer Systems لتسويق التقنية التي طورها فريقه. في عام 1985، أعلنت شركة MIPS Computer Systems عن بنية مجموعة تعليمات جديدة (ISA)، تحمل الاسم نفسه MIPS ، وأول تطبيق لها، وهو المعالج الدقيق R2000 . شهدت بنية MIPS التجارية وتطبيقاتها انتشارًا واسعًا، حيث ظهرت في الحواسيب المدمجة، والحواسيب الشخصية، ومحطات العمل، والخوادم، والحواسيب العملاقة. في عام 2021، أوقفت شركة MIPS Technologies، المالكة الحالية لبنية MIPS، تطوير هذه البنية لصالح RISC-V . [ 1 ] في أواخر ثمانينيات القرن الماضي، أجرى هينيسي مشروعًا لاحقًا بعنوان MIPS-X في جامعة ستانفورد.

باعتبارها بنية 32 بت، دعمت معمارية MIPS عنونة البيانات وعملياتها على مستوى 32 بت. كانت معمارية تحميل/تخزين ، حيث استخدمت جميع عمليات الوصول إلى الذاكرة تعليمات التحميل والتخزين التي تنسخ البيانات بين الذاكرة الرئيسية و32 سجلًا للأغراض العامة (GPRs)، والتي يمكن للتعليمات الأخرى، مثل العمليات الحسابية الصحيحة، استخدامها كمعاملات. امتلكت مجموعة تعليمات أساسية تتكون من تعليمات للتحكم في التدفق ، والعمليات الحسابية الصحيحة، والعمليات المنطقية. جميع التعليمات كانت بطول 32 بت. ولتقليل حالات توقف خط الأنابيب، كان يجب تنفيذ جميع التعليمات، باستثناء تعليمات التحميل والتخزين، في دورة ساعة واحدة . لم تكن هناك تعليمات لضرب أو قسمة الأعداد الصحيحة، أو عمليات للأعداد العشرية . كشفت هذه المعمارية جميع المخاطر الناجمة عن خط الأنابيب ذي المراحل الخمس باستخدام خانات التأخير . قام المترجم بجدولة التعليمات لتجنب المخاطر التي قد تؤدي إلى حسابات غير صحيحة، مع ضمان تقليل وقت التنفيذ في الكود المُولّد. كان الدافع وراء قرار كشف جميع المخاطر هو الرغبة في تحقيق أقصى قدر من الأداء عن طريق تقليل المسارات الحرجة، والتي أدت دوائر التعشيق إلى إطالتها. [ 2 ] تم تنفيذ معالج MIPS الدقيق باستخدام منطق NMOS . [ 3 ]

مراجع

  1. ↑ "انتظر، ماذا؟ MIPS تتحول إلى RISC-V" . مجلة EE . 2021-03-08 . تم الاطلاع عليه بتاريخ 2021-03-24 .
  2. ↑ جون هينيسي ؛ نورمان جوبي ؛ ستيفن برزيبيلسكي؛ كريستوفر روين ؛ توماس غروس؛ فورست باسكت ؛ جون جيل (5 أكتوبر 1982). "MIPS: بنية معالج دقيق". نشرة ACM SIGMICRO . 13 (4): 17-22 . doi : 10.1145/1014194.800930 .
  3. ↑ روين، سي .؛ برزيبيلسكي، إس.؛ جوبي، إن .؛ غروس، تي.؛ شوت، جيه.؛ هينيسي، جيه إل (فبراير 1984). "MIPS: معالج دقيق NMOS عالي الأداء 32 بت". ملخص المؤتمر الدولي للدوائر المتكاملة . سان فرانسيسكو، كاليفورنيا: IEEE.
  • تانينباوم، أندرو س (1990). تنظيم الحاسوب الهيكلي (  الطبعة الخامسة). Bibcode : 1990sco..book.....T .
  • ستالينجز، ويليام. تنظيم وهندسة الحاسوب: التصميم من أجل الأداء (  الطبعة التاسعة).
  • تاباك، دانيال (1987). هندسة RISC . دار نشر دراسات البحث. الصفحات 60-68 . 

للمزيد من القراءة