WDC 65C816

📅 آخر تحديث: ٤ أغسطس ٢٠٢٦
✍️ نُشر في: ٤ أغسطس ٢٠٢٦
📷 يحتوي على 2 صور
الموسوعة الحرة

المعالج W65C816S (أو 65C816 أو 65816 ) هو معالج دقيق أو وحدة معالجة مركزية ( CPU) من نوع 16 بت، طُوِّرَ وبِيعَ من قِبَل مركز التصميم الغربي (WDC). طُرِحَ هذا المعالج عام 1985، وهو نسخة مُحسَّنة من معالج WDC 65C02 ذي 8 بت ، والذي بدوره مُحسَّن بتقنية CMOS من معالج MOS Technology 6502 NMOS الشهير . يُستخدم المعالج 65C816 في جهاز Apple IIGS ، وفي نسخة مُعدَّلة منه في جهاز Super Nintendo Entertainment System .

يشير الرقم 65 في اسم القطعة إلى وضع التوافق مع 65C02، بينما يدل الرقم 816 على أن وحدة المعالجة المركزية (MPU) تدعم أحجام سجلات قابلة للاختيار بين 8 و 16 بت . بالإضافة إلى توفر سجلات 16 بت، توسع W65C816S عنونة الذاكرة إلى 24 بت ، مما يدعم ما يصل إلى 16 ميجابايت من ذاكرة الوصول العشوائي . كما تتميز بمجموعة تعليمات محسّنة ومؤشر مكدس 16 بت ، بالإضافة إلى العديد من الإشارات الكهربائية الجديدة لتحسين إدارة مكونات النظام.

عند إعادة التشغيل ، يبدأ معالج W65C816S في "وضع المحاكاة"، أي أنه يعمل بشكل أساسي كمعالج 65C02. بعد ذلك، يمكن تحويل W65C816S إلى "الوضع الأصلي" باستخدام تسلسل تعليمات من جزأين، مما يُفعّل جميع الميزات المُحسّنة، مع الحفاظ على درجة عالية من التوافق مع معظم برامج 65C02. على عكس إصدار PDIP40 من معالج 65C02، الذي يُعد بديلاً متوافقًا من حيث التوصيلات لسلفه NMOS، فإن إصدار PDIP40 من W65C816S غير متوافق من حيث التوصيلات مع أي معالج دقيق آخر من عائلة 6502.

يُعدّ W65C802 أو 65802 متوافقًا برمجيًا تمامًا مع 65C816، كما أنه متوافق كهربائيًا مع 6502 و65C02. لذا، يُمكن استخدام W65C802 كبديل مباشر في معظم الأنظمة المُجهزة بـ 6502 أو 65C02. ونظرًا لأن W65C802 يحتوي على عدد محدود من الأطراف ولا يستخدم تقنية تعدد الإرسال، فإنه لا يُمكنه إصدار عنوان 24 بت، مما يحدّ من  مساحة عناوينه إلى 64 كيلوبايت. وقد توقف إنتاج W65C802.

تاريخ

نسخة PLCC-44 من المعالج الدقيق W65C816S ، موضحة مثبتة على حاسوب أحادي اللوحة

في عام ١٩٨١، بدأ بيل مينش ، مؤسس شركة WDC ومديرها التنفيذي ، بتطوير معالج 65C02 مع شركائه في الإنتاج، وعلى رأسهم شركتا روكويل سيميكوندكتور وسينيرتك . كان الهدف الرئيسي من تطوير 65C02 هو الانتقال من تقنية NMOS المستخدمة في معالج 6502 الأصلي إلى تقنية CMOS، مما يسمح بتشغيله بمستويات طاقة أقل بكثير، تتراوح بين ١/١٠ و ١/٢٠ عند أي سرعة ساعة معينة . كما كان من المرغوب فيه أيضًا رفع الحد الأقصى لسرعة الساعة المدعومة. عالج تصميم 65C02 أخطاء الشريحة الموجودة في معالج NMOS 6502 (مثل الخطأ الشهير )، وقدم تعليمات جديدة وأنماط عنونة جديدة لبعض التعليمات الموجودة. [ ٤ ]JMP (<addr>)

بدأ تطوير جهاز W65C816S عام 1982 بعد استشارة مينش لشركة أبل كمبيوتر بشأن إصدار جديد من سلسلة أجهزة أبل II ، والذي كان من شأنه، من بين أمور أخرى، تحسين الرسومات والصوت. أرادت أبل وحدة معالجة مركزية (MPU) متوافقة برمجياً مع معالج 6502 المستخدم آنذاك في أبل II، ولكن مع القدرة على الوصول إلى مساحة أكبر من الذاكرة، وتحميل وتخزين كلمات 16 بت. [ 5 ] وكانت النتيجة جهاز 65C816، الذي اكتمل تطويره في مارس 1984، حيث تم تقديم نماذج أولية لكل من أبل وأتاري كوربوريشن في النصف الثاني من العام، وتم إصداره بالكامل عام 1985. [ 6 ] وقد ساعدت كاثرين، شقيقة مينش، خلال عملية التصميم، حيث كانت مسؤولة عن جزء من تصميم الجهاز. [ 5 ]

أدت العملية نفسها إلى إنتاج شريحة 65C802، التي كانت مطابقةً تمامًا لشريحة 65C816 من الداخل. تم إنتاج كلتا الشريحتين على خطوط التصنيع نفسها، واختلفتا فقط خلال مراحل التوصيل المعدني الأخيرة عند توصيل الشريحة بالدبابيس الخارجية. في شريحة 65C802، كانت هذه الدبابيس بنفس ترتيب شريحة 6502 الأصلية، مما سمح باستخدامها كبديل مباشر مع الحفاظ على معالجة 16 بت لوحدة المعالجة المركزية. ونظرًا لاستخدامها نفس ترتيب الدبابيس الأصلي، فقد احتوت على 16 دبوسًا للعنونة فقط، وبالتالي لم تتمكن من الوصول إلا إلى 64  كيلوبايت من الذاكرة الخارجية. [ 7 ] عادةً، عندما كان مصنّعو الأجهزة يصممون مشروعًا من الصفر، كانوا يستخدمون شريحة 65C816 بدلًا من شريحة 65C802، مما أدى إلى سحب الأخيرة من الإنتاج.

قامت شركة آبل بدمج معالج 65C816 في جهاز كمبيوتر آبل IIGS . وقد تم الحصول على التصميم الأساسي لمعالج 65C816 من مصادر ثانوية من قبل شركات VLSI Technology و GTE و Sanyo وغيرها خلال الفترة من منتصف إلى أواخر الثمانينيات وحتى أوائل التسعينيات.

في تسعينيات القرن الماضي، تم تحويل كل من المعالجين 65C816 و65C02 إلى نواة ثابتة بالكامل ، مما أتاح إمكانية إيقاف ساعة المعالج Ø2 تمامًا دون فقدان محتويات السجلات. هذه الميزة، إلى جانب استخدام ذاكرة الوصول العشوائي الثابتة غير المتزامنة ، مكّنت من إنتاج تصميمات تستهلك الحد الأدنى من الطاقة في وضع الاستعداد.

اعتبارًا من أبريل 2025 ، يتوفر W65C816S من WDC في تغليف PDIP ذي 40 سنًا ، أو PLCC44 ، أو TQFP ذي 44 سنًا ، كوحدة تحكم دقيقة من خلال W65C265، [ 9 ] وكوحدات IP أساسية لتكامل ASIC [ 10 ] [ 11 ] (على سبيل المثال سلسلة W55V9x من Winbond لدوائر التلفزيون التعليمية الترفيهية [ 12 ] ).

W65C802P

سمات

ميزات WDC 65C816:

مقارنة مع النماذج السابقة

نمطان

يحتوي المعالج 65C816 على وضعين للتشغيل: "وضع المحاكاة"، حيث تكون عمليات الـ 16 بت غير مرئية - إذ تُجبر سجلات الفهرسة على استخدام 8 بت - ويبدو المعالج مشابهًا جدًا للمعالج 6502، مع نفس توقيتات دورات التعليمات البرمجية؛ و"الوضع الأصلي"، الذي يُظهر جميع الميزات الجديدة. يدخل المعالج تلقائيًا في وضع المحاكاة عند تشغيله أو إعادة ضبطه، مما يسمح له باستبدال المعالج 65(C)02، بشرط إجراء التعديلات اللازمة على الدائرة لاستيعاب تصميم الدبابيس المختلف. [ 4 ]

سجلات 16 بت

التغيير الأبرز في معالج 65C816 عند تشغيله في الوضع الأصلي هو توسيع حجم السجلات المختلفة من 8 بت إلى 16 بت. يؤثر هذا التحسين على المُراكم ( A)، Xوسجلات Yالفهرسة ، ومؤشر المكدس ( SP). ولا يؤثر على عداد البرنامج ( PC)، الذي كان دائمًا 16 بت. [ 13 ]

عند التشغيل في الوضع الأصلي، يتغير معنى بتّين في سجل الحالة. في معالج 6502 الأصلي، لم يُستخدم البتّان 4 و5، مع أن البت 4 يُشار إليه بعلامة الإيقاف (break b). في الوضع الأصلي، يصبح البت 4 هو xعلامة الإيقاف، ويصبح البت 5 هو mعلامة الإيقاف. يتحكم هذان البتّان في حجم سجلات الفهرس ( index x) والمراكم/الذاكرة (accumulator/memory m) من 8 بت أو 16 بت. تُشير الأصفار في هذين البتّين إلى حجم 16 بت، بينما تُشير الآحاد إلى حجم 8 بت. تُثبّت قيم هذين البتّين عند الآحاد عند تشغيل المعالج أو إعادة ضبطه، ولكنهما يصبحان قابلين للتغيير عند تحويل المعالج إلى الوضع الأصلي. [ 13 ]

في وضع التشغيل الأصلي، يمكن ضبط حجم سجلات المُراكم والفهرس على 16 أو 8 بت حسب اختيار المبرمج باستخدام تعليمات REP`and` SEPلمعالجة بتات سجلات mالحالة x. تتيح هذه الميزة للمبرمج إمكانية إجراء عمليات على بيانات بحجم الكلمة أو البايت. وبما أن حجم سجلات المُراكم والفهرس قابل للضبط بشكل مستقل، فمن الممكن، على سبيل المثال، ضبط المُراكم على 8 بت وسجلات الفهرس على 16 بت، مما يُمكّن المبرمج من معالجة البايتات الفردية ضمن  نطاق 64 كيلوبايت دون الحاجة إلى إجراء عمليات حسابية على المؤشرات.

عند ضبط أحجام المسجلات على 16 بت، فإن عملية الوصول إلى الذاكرة ستجلب أو تخزن بايتين متجاورين بمعدل بايت واحد لكل دورة ساعة. وبالتالي، فإن تعليمة القراءة والتعديل والكتابة، مثل تعليمة `read-modify-write`، ROR <addr>عند استخدامها مع ضبط المُراكم على 16 بت، ستؤثر على بايتين متجاورين من الذاكرة، وليس بايتًا واحدًا، وستستهلك دورات ساعة أكثر مما لو تم ضبط المُراكم على 8 بت. وبالمثل، ستكون جميع العمليات الحسابية والمنطقية عمليات 16 بت. [ 14 ]

عنونة 24 بت

يتمثل التغيير الرئيسي الآخر الذي يطرأ على النظام أثناء تشغيله في الوضع الأصلي في توسيع نموذج الذاكرة إلى تنسيق 24 بت بدلاً من تنسيق 16 بت الأصلي في معالج 6502. يستخدم معالج 65C816 سجلين 8 بت، هما سجل بنك البيانات ( DB) وسجل بنك البرنامج ( PB)، لضبط البتات من 16 إلى 23 من العنوان، مما يُنتج فعليًا عناوين 24 بت. في كلتا الحالتين، يُشير مصطلح "بنك" إلى  جزء متجاور من الذاكرة بحجم 64 كيلوبايت، محصور ضمن نطاق العنوان $xx0000–$xxFFFF، حيث xxيُمثل عنوان البنك، أي البتات من 16 إلى 23 من العنوان الفعلي. يتم تهيئة كل من DBو إلى عند التشغيل أو إعادة الضبط. [ 15 ]PB$00

أثناء دورة جلب رمز العملية أو المعاملPB ، يُضاف عداد البرنامج ( PC) إلى بداية العنوان الفعلي ذي 24 بت. في حال PC"الالتفاف" (العودة إلى الصفر)، PBلن يتم زيادة قيمة . وبالتالي، يكون البرنامج مقيدًا بحدود البنك الذي يُنفذ فيه. ويفترض نموذج الذاكرة هذا أن أهداف التفرع والروتينات الفرعية يجب أن تكون في نفس بنك التعليمات التي تُجري التفرع أو الاستدعاء، إلا إذا استُخدمت قفزات "طويلة" أو استدعاءات روتينات فرعية لتنفيذ تعليمات برمجية في بنك آخر. ولضمان اتساق التعليمات البرمجية عند نقل التحكم بين البنوك، PBلا يمكن تغيير قيمة إلا عند PCضبط قيمة في الوقت نفسه. [ 16 ] [ 17 ]

أثناء عملية جلب البيانات أو تخزينها، DBيُضاف عداد إلى عنوان بيانات 16 بت لتكوين العنوان الفعلي 24 بت الذي سيتم الوصول إلى البيانات من خلاله. تُمكّن هذه الخاصية للمعالج من تنفيذ كود 6502 أو 65C02 الذي يستخدم عناوين 16 بت للإشارة إلى عناصر البيانات بشكل سليم. DBيمكن تغيير هذا العداد تحت تحكم البرنامج، وهو أمر قد يُلجأ إليه للوصول إلى بيانات تتجاوز حدود عنونة 16 بت. كما DBسيزداد العداد مؤقتًا إذا تم فهرسة عنوان خارج حدود البنك الموجود حاليًا في العداد DB. DBيتم تجاهل العداد إذا تم تحديد عنوان 24 بت كمعامل لتعليمات جلب/تخزين البيانات، أو إذا كان العنوان الفعلي موجودًا في الصفحة المباشرة (الصفر) أو في مكدس الأجهزة . في الحالة الأخيرة، يتم استخدام بنك ضمني $00لتوليد العنوان الفعلي. [ 17 ]

إضافة أخرى إلى مجموعة السجلات هي سجل الصفحة المباشرة ذو 16 بت ( DP)، الذي يُحدد العنوان الأساسي لما كان يُسمى سابقًا بالصفحة الصفرية ، ويُشار إليه الآن بالصفحة المباشرة . يستخدم عنونة الصفحة المباشرة عنوانًا من 8 بت، مما يُؤدي إلى وصول أسرع من استخدام عنوان من 16 أو 24 بت. كما أن بعض أنماط العنونة التي تُوفر التوجيه غير المباشر لا يُمكن تطبيقها إلا على الصفحة المباشرة. في معالج 65(c)02، تكون الصفحة المباشرة دائمًا هي أول 256 بايت من الذاكرة، ومن هنا جاءت تسميتها "الصفحة الصفرية". في الوضع الأصلي، يُمكن لمعالج 65C816 نقل الصفحة المباشرة (الصفرية) إلى أي مكان في البنك $00(أول 64  كيلوبايت من الذاكرة) عن طريق كتابة عنوان البداية ذي 16 بت في DP. هناك تكلفة وصول لدورة واحدة إذا لم يتم تعيين إلى حد الصفحة بدقة، أي إذا لم تكن DPقيمة هي ، حيث هو البايت الأكثر أهمية. [ 18 ]DP$xx00xx

التبديل بين الأوضاع

يُخزَّن وضع التشغيل الحالي في eبت المحاكاة ( ). بعد إضافة البتات الجديدة xو mإلى مجموعة العلامات الست السابقة في سجل الحالة ( SR)، لم تكن هناك بتات كافية لتخزين بت الوضع الجديد. بدلاً من ذلك، استُخدم حلٌّ فريدٌ حيث تُرك بت الوضع "غير مرئي"، أي لا يمكن الوصول إليه مباشرةً. تقوم تعليمة XCE(e X change C arry with Emulation ) بتبديل قيمة بت المحاكاة مع بت الحمل ( c)، البت 0 في SR. على سبيل المثال، إذا أراد المستخدم الدخول إلى الوضع الأصلي بعد بدء تشغيل المعالج، فسيستخدم CLCلمسح بت الحمل، ثم XCEلكتابته إلى بت المحاكاة. [ 19 ] للعودة إلى وضع محاكاة 65c02، يُستخدم SECمتبوعًا بـ XCE. [ 20 ]

داخليًا، يُعدّ المعالج 65C816 تصميمًا كاملًا ذو 16 بت. تحدد البتات mو xفي SRكيفية ظهور سجلات المستخدم (المراكم والفهرس) لبقية النظام. عند إعادة التشغيل، يبدأ المعالج 65C816 في وضع محاكاة 6502، حيث تكون البتات mو xمثبتة على 1. وبالتالي، تكون السجلات مثبتة على حجم 8 بت. لا يمكن الوصول مباشرةً إلى البايت الأكثر أهمية (MSB) للمراكم (المراكم B)، ولكن يمكن تبديله مع البايت الأقل أهمية (LSB) للمراكم (المراكم A) باستخدام XBAالتعليمة . لا توجد عملية مماثلة لسجلات الفهرس ( Xو Y)، حيث تكون بتاتها الأكثر أهمية مثبتة على $00.

عند التحويل إلى الوضع الأصلي، ستكون قيمة البت الأكثر أهمية (MSB) في كل من ` Xand` و`or` صفرًا، بينما سيبقى المُراكم `-accumulator` دون تغيير. إذا تم مسح البت في `in` ، فسيتم دمج المُراكم `-accumulator` مع المُراكم ` -accumulator` لتشكيل سجل 16 بت (يُسمى المُراكم ` -accumulator`). ستكون أي عملية تحميل/تخزين أو عملية حسابية/منطقية تتضمن المُراكم أو الذاكرة عملية 16 بت - يلزم دورتان ناقلتان لجلب/تخزين قيمة 16 بت.YBmSRBAC

إذا تم مسح xالبت في SRالمدخل، فسيتم ضبط كلا سجلي الفهرسة على 16 بت. عند استخدامهما لفهرسة عنوان، على سبيل المثال، LDA SOMEWHERE,Xستتم إضافة قيمة الـ 16 بت في سجل الفهرسة إلى العنوان الأساسي لتكوين العنوان الفعلي.

إذا تم ضبط mالبت في SRالمدخل، فسيعود المُراكم إلى كونه سجلًا من 8 بت، وستكون العمليات اللاحقة عليه، باستثناءات قليلة، عمليات من 8 بت. Bسيحتفظ المُراكم بالقيمة التي كانت عليه عندما تم ضبطه على 16 بت. الاستثناءات هي التعليمات التي تنقل سجل الصفحة المباشر ( DP) ومؤشر المكدس ( SP) من/إلى المُراكم. هذه العمليات دائمًا بعرض 16 بت في الوضع الأصلي، بغض النظر عن حالة mالبت في المدخل SR.

إذا تم ضبط xالبت المدخل SR، فلن تعود سجلات الفهرس إلى 8 بتات فحسب، بل سيتم فقدان كل ما كان موجودًا في البت الأكثر أهمية (MSB) عندما كانت بعرض 16 بتًا، وهو أمر لا يمكن لمبرمج لغة التجميع أن يتجاهله. [ 21 ]

التطبيقات

الأنظمة القائمة على متغيرات 65C816:

انظر أيضاً

مراجع

الاقتباسات

  1. ↑ مينش، ويليام د. "تقرير عن 65c832" . مؤرشف من الأصل في 7 أبريل 2024. تم الاطلاع عليه في 7 أبريل 2024 .
  2. ↑ "معلومات ومواصفات وبيانات W65C832 (مارس 1990)" (ملف PDF) . ReActive Micro . 6 سبتمبر 2010 [مارس 1990]. مؤرشف (ملف PDF) من الأصل في 7 أبريل 2024. تم الاطلاع عليه في 7 أبريل 2024 .
  3. ↑ "معلومات ومواصفات وبيانات W65C832" (ملف PDF) . 6502.org . مؤرشف من النسخة الأصلية (ملف PDF) بتاريخ 30 يونيو 2023. تم الاطلاع عليه بتاريخ 7 أبريل 2024 .
  4. 1 2 Eyes & Lichty 1986 ، ص 42.
  5. 1 2 "التاريخ الشفوي لويليام ديفيد "بيل" مينش الابن" (ملف PDF) . 2014-11-10.
  6. ↑ عيون وليتشي 1986 ، ص 44.
  7. ↑ عيون وليتشي 1986 ، ص 45.
  8. ↑ كتاب بيانات منتجات المنطق الخاصة بالتطبيقات 1988. شركة VLSI Technology Inc. 1988. الصفحات 257-279 . تم الاطلاع عليه بتاريخ 18 مارس 2024 . 
  9. ↑ "وحدة تحكم دقيقة W65C265S ذات 16 بت" . مركز التصميم الغربي، 5 يناير 2021. مؤرشف من الأصل في 2 أبريل 2024. تم الاطلاع عليه في 12 أبريل 2025 .
  10. ↑ "معالج دقيق W65C816 ذو 8/16 بت" . مركز التصميم الغربي، 5 يناير 2021. مؤرشف من الأصل في 15 نوفمبر 2023. تم الاطلاع عليه في 7 أبريل 2024 .
  11. ↑ "وحدة تحكم دقيقة W65C265S 8/16 بت" . مركز التصميم الغربي، 5 يناير 2021. مؤرشف من الأصل في 7 أبريل 2024. تم الاطلاع عليه في 7 أبريل 2024 .
  12. ↑ "ورقة بيانات وحدة تحكم ألعاب التلفزيون W55V92" (ملف PDF) . شركة آرو للإلكترونيات . 2 مايو 2006. تم الاطلاع عليها بتاريخ 12 يونيو 2024 .
  13. 1 2 Eyes & Lichty 1986 ، ص 46.
  14. ↑ عيون وليتشي 1986 ، ص 52.
  15. ↑ عيون وليتشي 1986 ، ص 53.
  16. ↑ عيون وليتشي 1986 ، ص 54.
  17. 1 2 Eyes & Lichty 1986 ، ص 55.
  18. ↑ عيون وليتشي 1986 ، ص 80.
  19. ↑ عيون وليتشي 1986 ، ص 64.
  20. ↑ عيون وليتشي 1986 ، ص 65.
  21. ↑ عيون وليتشي 1986 ، ص 51.
  22. ↑ "الأسئلة الشائعة حول Commander X16GS" . جيت هاب . تم الاطلاع عليه بتاريخ 8 أغسطس 2025 .
  23. ↑ "F256K" . أنظمة Foenix Retro .

فهرس

للمزيد من القراءة

  • ورقة بيانات 65C816 ؛ مركز التصميم الغربي؛ 55 صفحة؛ 2018.
  • ديفيد ورون ليتشي، آيز؛ برمجة 65816: بما في ذلك 6502 و65C02 و65802 ؛ دار برادي للنشر؛ 636 صفحة؛ 2015
  • فيشر، مايكل؛ برمجة لغة التجميع 65816/65802 ؛ أوزبورن/ماكجرو هيل؛ 686 صفحة؛ 1986