توليف عالي المستوى

التوليف عالي المستوى ( HLS )، والذي يُشار إليه أحيانًا باسم توليف لغة C ، أو توليف مستوى النظام الإلكتروني ( ESL ) ، أو التوليف الخوارزمي ، أو التوليف السلوكي ، هو عملية تصميم آلية تأخذ مواصفات سلوكية مجردة لنظام رقمي وتجد بنية على مستوى نقل السجلات تُحقق السلوك المطلوب. ^{[ 1 ] [ 2 ] [ 3 ]}

تبدأ عملية التوليف بتحديد عالي المستوى للمشكلة، حيث يتم فصل السلوك عمومًا عن آليات الدوائر منخفضة المستوى، مثل توقيت الساعة . استكشفت تقنيات توليف الدوائر عالية المستوى المبكرة مجموعة متنوعة من لغات تحديد المدخلات، ^{[ 4 ]} على الرغم من أن الأبحاث والتطبيقات التجارية الحديثة تقبل عمومًا مجموعات فرعية قابلة للتوليف من لغات ANSI C / C++ / SystemC / MATLAB . يتم تحليل الكود، وتقييده معماريًا، وجدولته للتحويل من نموذج على مستوى المعاملات (TLM) إلى تصميم على مستوى نقل السجلات (RTL) في لغة وصف الأجهزة (HDL)، والذي يتم بدوره توليفه عادةً إلى مستوى البوابات باستخدام أداة توليف منطقي .

يهدف توصيف الدوائر عالية المستوى (HLS) إلى تمكين مصممي الأجهزة من بناء الأجهزة والتحقق منها بكفاءة، وذلك بمنحهم تحكمًا أفضل في تحسين بنية التصميم، ومن خلال السماح للمصمم بوصف التصميم بمستوى تجريد أعلى بينما تقوم الأداة بتنفيذ RTL. ويُعد التحقق من RTL جزءًا مهمًا من هذه العملية. ^{[ 5 ]}

يمكن تصميم الأجهزة على مستويات تجريد مختلفة. ومن مستويات التجريد الشائعة الاستخدام مستوى البوابات ، ومستوى نقل السجلات (RTL)، والمستوى الخوارزمي .

بينما يستخدم توليف المنطق وصفًا لتصميم RTL، يعمل التوليف عالي المستوى على مستوى تجريد أعلى، بدءًا من وصف خوارزمي بلغة عالية المستوى مثل SystemC وANSI C/C++. عادةً ما يطور المصمم وظائف الوحدة وبروتوكول الربط البيني. تتولى أدوات التوليف عالي المستوى معالجة البنية الدقيقة وتحويل الشفرة الوظيفية غير الموقوتة أو الموقوتة جزئيًا إلى تطبيقات RTL موقوتة بالكامل، مما يُنشئ تلقائيًا تفاصيل دورة تلو الأخرى لتنفيذ الأجهزة. ^{[ 6 ]} تُستخدم تطبيقات RTL بعد ذلك مباشرةً في مسار توليف المنطق التقليدي لإنشاء تطبيق على مستوى البوابات.

استخلصت الدراسات الأكاديمية المبكرة الجدولة والتخصيص والربط كخطوات أساسية للتوليف عالي المستوى. تقسم الجدولة الخوارزمية إلى خطوات تحكم تُستخدم لتحديد الحالات في آلة الحالة المحدودة . تحتوي كل خطوة تحكم على جزء صغير من الخوارزمية يمكن تنفيذه في دورة ساعة واحدة في الجهاز. أما التخصيص والربط فيربطان التعليمات والمتغيرات بمكونات الجهاز، والمضاعفات، والسجلات، وأسلاك مسار البيانات.

قدمت شركة Synopsys الجيل الأول من توليف السلوكيات عام 1994 تحت اسم Behavioral Compiler ^{[ 7 ]} ، واستخدمت لغتي Verilog أو VHDL كلغات إدخال. وكان مستوى التجريد المستخدم يعتمد على العمليات الموقوتة جزئيًا (المُوَقَّطة). لم تنتشر الأدوات القائمة على Verilog أو VHDL السلوكية على نطاق واسع، ويعود ذلك جزئيًا إلى أن اللغتين ومستوى التجريد الموقوت جزئيًا لم يكونا مناسبين لنمذجة السلوك على مستوى عالٍ. بعد عشر سنوات، في أوائل عام 2004، أوقفت Synopsys دعم Behavioral Compiler ^{[ 8 ] .}

أطلقت شركة Forte Design Systems أداة Cynthesizer التي تستخدم لغة SystemC كلغة إدخال بدلاً من Verilog أو VHDL. وقد تبنت العديد من الشركات اليابانية Cynthesizer في عام 2000، نظرًا لوجود مجتمع مستخدمين متطور للغاية للغة SystemC في اليابان. وفي عام 2001، حققت شركة Sony أول عملية تصنيع رقاقات إلكترونية عالية المستوى باستخدام Cynthesizer. وبدأ اعتمادها على نطاق واسع في الولايات المتحدة في عام 2008.

في عام 2006، طُوِّرت تقنية "جدولة SDC modulo" الفعّالة والقابلة للتوسع على مخططات تدفق التحكم والبيانات ^{[ 9 ]} ، ووُسِّعت لاحقًا لتشمل جدولة خطوط الأنابيب ^{[ 10 ]} . تستخدم هذه التقنية صيغة البرمجة الخطية الصحيحة، ولكنها تُظهر أن مصفوفة القيود الأساسية أحادية المعيار تمامًا (بعد تقريب قيود الموارد). وبالتالي، يمكن حل المشكلة في وقت متعدد الحدود على النحو الأمثل باستخدام مُحلِّل البرمجة الخطية في وقت متعدد الحدود. أُدرج هذا العمل في قاعة مشاهير الحوسبة القابلة لإعادة التكوين وFPGA لعام 2022 ^{[ 11 ].}

تم تطبيق خوارزمية جدولة SDC في نظام xPilot HLS ^{[ 12 ]} الذي طُوّر في جامعة كاليفورنيا في لوس أنجلوس ^{[ 13 ]} ، ثم رُخّصت لاحقًا لشركة AutoESL Design Technologies، وهي شركة منبثقة عن جامعة كاليفورنيا في لوس أنجلوس. استحوذت شركة Xilinx (التي أصبحت الآن جزءًا من AMD) على AutoESL في عام 2011 ^{[ 11 ]} ، وأصبحت أداة HLS التي طورتها AutoESL أساسًا لحلول Xilinx HLS، وهما Vivado HLS وVitis HLS، واللتان تُستخدمان على نطاق واسع في تصميمات FPGA.

تعتمد مصادر الإدخال الأكثر شيوعًا للتوليف عالي المستوى على لغات قياسية مثل ANSI C / C++ و SystemC و MATLAB .

تتضمن عملية التوليف عالية المستوى عادةً مواصفات تنفيذية دقيقة على مستوى البت كمدخل، إذ يتطلب اشتقاق تطبيق فعال للأجهزة معلومات إضافية حول متوسط ​​الخطأ التربيعي المقبول أو معدل خطأ البت، وما إلى ذلك. على سبيل المثال، إذا بدأ المصمم بمرشح FIR مكتوب باستخدام نوع البيانات "double" العائم، فإنه يحتاج، قبل اشتقاق تطبيق فعال للأجهزة، إلى إجراء تحسين عددي للوصول إلى تطبيق ذي نقطة ثابتة. يتطلب هذا التحسين معلومات إضافية حول مستوى ضوضاء التكميم المسموح به، ونطاقات الإدخال الصالحة، وما إلى ذلك. تجعل هذه المواصفات الدقيقة على مستوى البت مواصفات مصدر التوليف عالي المستوى مكتملة وظيفيًا. ^{[ 14 ]} عادةً ما تستنتج الأدوات من الكود عالي المستوى آلة حالة محدودة ومسار بيانات لتنفيذ العمليات الحسابية.

تتألف عملية التركيب عالي المستوى من عدد من الأنشطة. وتنفذ أدوات التركيب عالي المستوى المختلفة هذه الأنشطة بترتيبات متباينة باستخدام خوارزميات مختلفة. وتجمع بعض أدوات التركيب عالي المستوى بين بعض هذه الأنشطة أو تنفذها بشكل تكراري للوصول إلى الحل المطلوب. ^{[ 15 ]}

• المعالجة المعجمية
• تحسين الخوارزمية
• تحليل التحكم/تدفق البيانات
• إجراءات المكتبة
• تخصيص الموارد
• الجدولة
• ربط الوحدة الوظيفية
• ربط السجل
• معالجة المخرجات
• إعادة تجميع المدخلات

بشكل عام، يمكن تنفيذ خوارزمية ما على مدار دورات ساعة متعددة باستخدام موارد عتادية قليلة، أو على مدار دورات ساعة أقل باستخدام عدد أكبر من وحدات الحساب والمنطق، والمسجلات، والذاكرة. وبالمثل، انطلاقًا من وصف خوارزمي واحد، يمكن لمترجم HLS توليد مجموعة متنوعة من البنى الدقيقة للعتاد وفقًا للتوجيهات المُعطاة للأداة. وهذا يُمثل نفس المفاضلة بين سرعة التنفيذ وتعقيد العتاد كما هو الحال عند تشغيل برنامج معين على معالجات تقليدية ذات أداء متفاوت، ولكنها جميعًا تعمل بتردد ساعة متقارب.

البيانات الواردة في الاستطلاع الأخير ^{[ 17 ]}

• ديناماتيك من EPFL / ETH زيورخ
• مبرمج MATLAB HDLمن شركة ماث ووركس ^{[ 19 ]}
• HLS-QSP من شركة CircuitSutra Technologies ^{[ 20 ]}
• C-to-Silicon من شركة Cadence Design Systems
• التسريع المتزامن من خلال التحليل الاستكشافي المتزامن
• برنامج Symphony C Compiler من شركة Synopsys
• التشغيل السريع من PLDA ^{[ 21 ]}
• PowerOpt من ChipVision ^{[ 22 ]}
• جهاز توليف الأصوات من شركة Forte Design Systems (الآن Stratus HLS من شركة Cadence Design Systems )
• في 16 سبتمبر 2015، تم دمج برنامج Catapult C من شركة Calypto Design Systems، التابعة لشركة Mentor Graphics . وفي نوفمبر 2016، أعلنت شركة Siemens عن خططها للاستحواذ على Mentor Graphics، فأصبحت الأخيرة تُعرف باسم "Mentor، إحدى شركات Siemens". وفي يناير 2021، اكتمل الاندماج القانوني بين Mentor Graphics وSiemens، لتُصبحا الكيان القانوني لشركة Siemens Industry Software Inc. وتم تغيير اسم Mentor Graphics إلى Siemens EDA، وهي قسم من Siemens Digital Industries Software . ^{[ 23 ]}
• خط الأنابيب سي
• CyberWorkBench من NEC ^{[ 24 ]}
• ميجا هاردوير ^{[ 25 ]}
• C2R من CebaTech ^{[ 26 ]}
• مطور مشارك من شركة إمبلس أكسيليريتد تكنولوجيز
• هرقل من تأليف نيكولاوس كافادياس ^{[ 27 ]}
• برنامج الإدخال/إخراج الكود (PICO) من شركة Synfora، التي استحوذت عليها شركة Synopsys في يونيو 2010 ^{[ 28 ]}
• طيار تجريبي من جامعة كاليفورنيا، لوس أنجلوس ^{[ 29 ]}
• Vsyn من vsyn.ru ^{[ 30 ]}
• ngDesign من SynFlow ^{[ 31 ]}

• C إلى HDL
• أتمتة التصميم الإلكتروني (EDA)
• مستوى النظام الإلكتروني (ESL)
• توليف المنطق
• التحقق عالي المستوى (HLV)
• SystemVerilog
• تسريع الأجهزة
• التصميم المشترك للأجهزة والبرامج

• كونغ، جيسون؛ لاو، جيسون؛ ليو، غاي؛ نويندورفر، ستيفن؛ بان، بيتشين؛ فيسيرز، كيس؛ تشانغ، زيرو (31 ديسمبر 2022). "تقنيات FPGA HLS اليوم: النجاحات والتحديات والفرص". مجلة ACM للمعاملات في مجال التقنيات والأنظمة القابلة لإعادة التكوين . 15 (4): 1-42 . doi : 10.1145/3530775 .
• فينغروف، مايكل (2010). الكتاب الأزرق للتوليف عالي المستوى . الولايات المتحدة: مؤسسة إكس ليبريس. رقم ISBN 978-1-4500-9724-6.
• كوسي، ب.؛ غاجسكي، د.د.؛ ميريديث، م.؛ تاكاش، أ. (2009). "مقدمة في توليف الدوائر عالية المستوى". مجلة IEEE لتصميم واختبار الحواسيب . 26 (4): 8-17 . رمز Bibcode : 2009IDTC...26....8C . doi : 10.1109/MDT.2009.69 . S2CID 52870966 . 
• إيووت إس جيه مارتنز؛ جورج جيلين (2008). النمذجة والتركيب عالي المستوى للأنظمة المتكاملة التناظرية . سبرينغر. ISBN 978-1-4020-6801-0.
• ساراجو موهانتي ؛ ن. رانغاناثان؛ إ. كوغيانو وب. باترا (2008). توليف عالي المستوى منخفض الطاقة لدوائر CMOS النانوية . سبرينغر. ISBN 978-0387764733.
• أليس سي. باركر ؛ يوسف طيرات جيفن؛ سهريد أ. واديكار (2007). “التصميم على مستوى النظام”. في واي كاي تشين (محرر). دليل VLSI (الطبعة الثانية  ). الصحافة اتفاقية حقوق الطفل. رقم ISBN 978-0-8493-4199-1الفصل 76.
• شهرزاد ميرخاني؛ زين العابدين نوابي (2007). “لغات التصميم على مستوى النظام”. في واي كاي تشين (محرر). دليل VLSI (الطبعة الثانية  ). الصحافة اتفاقية حقوق الطفل. رقم ISBN 978-0-8493-4199-1الفصل 86.يغطي استخدام لغات C/C++ و SystemC و TML وحتى UML
• ليمينغ شيو (2007). تبسيط منهجية تصميم دوائر VLSI: تصنيف مفاهيمي . وايلي-IEEE. ISBN 978-0-470-12742-1.
• جون ب. إليوت (1999). فهم التركيب السلوكي: دليل عملي للتصميم عالي المستوى . سبرينغر. ISBN 978-0-7923-8542-4.
• ناني، رازفان؛ سيما، فلاد-ميهاي؛ بيلاتو، كريستيان؛ تشوي، جونغسوك؛ فورت، بلير؛ كانيس، أندرو؛ تشين، يو تينغ؛ هسياو، هسوان؛ براون، ستيفن؛ فيراندي، فابريزيو؛ أندرسون، جيسون؛ بيرتلز، كوين (2016). "دراسة استقصائية وتقييم لأدوات توليف الدوائر المتكاملة عالية المستوى في مصفوفات البوابات المنطقية القابلة للبرمجة". معاملات IEEE في التصميم بمساعدة الحاسوب للدوائر والأنظمة المتكاملة . 35 (10): 1591-1604 . Bibcode : 2016ITCAD..35.1591N . doi : 10.1109/TCAD.2015.2513673 . hdl : 11311/998432 . S2CID 8749577 . 
• غوبتا، راجيش؛ بروير، فورست (2008). "التوليف عالي المستوى: نظرة استرجاعية". "التوليف عالي المستوى: نظرة استرجاعية" . سبرينغر. ص 13-28 . doi : 10.1007/978-1-4020-8588-8_2 . ISBN  978-1-4020-8587-1.

• دورة Vivado HLS على يوتيوب
• منتدى نقاش ديب تشيب