عنصر ج

التأخيرات في التنفيذ البسيط (المستند إلى مزلاج إيرل ) والبيئة
مخطط توقيت لعنصر C وبوابة OR شاملة
سلوك البيئة مع انتقالات إدخال متعددة [ 1 ] (فروع مهملة [ 2 ] ) مقبول لعنصر C وغير مقبول لعنصر Join

في الحوسبة الرقمية ، يُعد عنصر مولر C ( بوابة C ، أو قلاب التخلف ، أو قلاب التزامن ، أو دائرة الأمان ثنائية اليد ) دائرة منطقية ثنائية صغيرة تُستخدم على نطاق واسع في تصميم الدوائر والأنظمة غير المتزامنة. يُخرج هذا العنصر القيمة 0 عندما تكون جميع المدخلات 0، ويُخرج القيمة 1 عندما تكون جميع المدخلات 1، ويحتفظ بحالة الإخراج في الحالات الأخرى. تم تحديد مواصفاته رسميًا عام 1955 بواسطة ديفيد إي. مولر [ 3 ] ، واستُخدم لأول مرة في حاسوب ILLIAC II . [ 4 ] من منظور نظرية الشبكات ، يُعد عنصر C دائرة توزيع شبه نمطية، ويتم وصف عمله الزمني بواسطة مخطط هاس . [ 5 ] [ 6 ] [ 7 ] [ 8 ] يرتبط عنصر C ارتباطًا وثيقًا بعنصري الالتقاء [ 9 ] والوصل [ 10 ] ، حيث لا يُسمح للمدخل بالتغير مرتين متتاليتين. في بعض الحالات، عندما تكون العلاقات بين التأخيرات معروفة، يمكن تحقيق عنصر C كدائرة مجموع المنتجات (SOP). [ 11 ] [ 12 ] تشمل التقنيات السابقة لتنفيذ عنصر C [ 13 ] [ 14 ] مُشغِّل شميت ، [ 15 ] وقلاب إيكلز-جوردان وقلاب النقطة المتحركة الأخيرة.

جدول الحقيقة وافتراضات التأخير

بالنسبة لإشارتين دخل، يتم تعريف عنصر C بالمعادلة التاليةyن=x1x2+(x1+x2)yن-1{\displaystyle y_{n}=x_{1}x_{2}+(x_{1}+x_{2})y_{n-1}}، وهو ما يتوافق مع جدول الحقيقة التالي:

x1{\displaystyle x_{1}}x2{\displaystyle x_{2}}yن{\displaystyle y_{n}}
000
01yن-1{\displaystyle y_{n-1}}
10yن-1{\displaystyle y_{n-1}}
111

يمكن تحويل هذا الجدول إلى دائرة كهربائية باستخدام خريطة كارنو . مع ذلك، فإن التنفيذ الناتج بسيط للغاية، إذ لا يُذكر شيء عن افتراضات التأخير. لفهم الشروط التي تجعل الدائرة الناتجة قابلة للتطبيق، من الضروري إجراء تحليل إضافي، والذي يكشف أن

  • يمثل delay1 تأخير الانتشار من العقدة 1 عبر البيئة إلى العقدة 3،
  • يمثل delay2 تأخير الانتشار من العقدة 1 عبر التغذية الراجعة الداخلية إلى العقدة 3،
  • يجب أن يكون التأخير 1 أكبر من التأخير 2.

Thus, the naive implementation is correct only for slow environment.[16]

Implementations of the C-element

Depending on the requirements to the switching speed and power consumption, the C-element can be realized as a coarse- or fine-grain circuit. Also, one should distinguish between single-output and dual-rail[17] realizations of C-element. A dual-rail C-element can be realized on 2-input NANDs (NORs) only.[18] A single-output realization is workable if and only if:[19]

  1. The circuit, where each input of a C-element is connected through a separate inverter to its output, is semimodular relatively to the state, where all the inverters are excited.
  2. This state is live for the output gate of C-element.

Static and semistatic implementations

Static implementations of two- and three-input C-element,[20][21][22]
Semistatic implementations of two- and multiple-input C-element.[23][24][25] For a faster version see[26]

In his report[3] Muller proposed to realize C-element as a majority gate with feedback. However, to avoid hazards linked with skews of internal delays, the majority gate must have as small number of transistors as possible.[27][28] Generally, C-elements with different timing assumptions[29] can be built on AND-OR-Invert (AOI)[30][31] or its dual, OR-AND-Invert (OAI) gate[32][33] and inverter. Yet another option patented by Varshavsky et al.[34][35] is to shunt the input signals when they are not equal each other. Being very simple, these realizations dissipate more power due to the short-circuits. Connecting an additional majority gate to the inverted output of C-element, we obtain inclusive OR (EDLINCOR) function:[36][37]zn=x1x2+(x1+x2)yn¯{\displaystyle z_{n}=x_{1}x_{2}+(x_{1}+x_{2}){\overline {y_{n}}}}. Some simple asynchronous circuits like pulse distributors[38] can be built solely on majority gates.

يخزن عنصر C شبه الساكن حالته السابقة باستخدام عاكسين متقاطعين، على غرار خلية SRAM . أحد العاكسين أضعف من باقي الدائرة، لذا يمكن التغلب عليه بواسطة شبكتي السحب لأعلى والسحب لأسفل . إذا كان كلا المدخلين 0، فإن شبكة السحب لأعلى تُغير حالة المزلاج ، ويُخرج عنصر C القيمة 0. إذا كان كلا المدخلين 1، فإن شبكة السحب لأسفل تُغير حالة المزلاج، مما يجعل خرج عنصر C القيمة 1. خلاف ذلك، لا يكون مدخل المزلاج متصلاً بأي منهما.Vdd{\displaystyle V_{\text{dd}}}أو الأرض، وبالتالي يهيمن العاكس الضعيف ويُخرج المُثبِّت حالته السابقة. توجد أيضًا إصدارات من عنصر C شبه الساكن مبنية على أجهزة ذات مقاومة تفاضلية سالبة (NDR). [ 39 ] [ 40 ] تُعرَّف المقاومة التفاضلية السالبة عادةً للإشارات الصغيرة، لذا يصعب توقع أن يعمل عنصر C هذا في النطاق الكامل للفولتية أو التيارات.

تطبيقات على مستوى البوابة

تحقيق بوابة الأغلبية لعنصر C وبوابة OR الشاملة (أ)؛ التحقيقات المقترحة من قبل مايفسكي (ب)، تسيرلين (ج) ومورفي (د)
تم تحقيق STG لعنصر C ثنائي السكة مع عبور 00 ودائرته فقط على NAND2 كحالة خاصة من [ 18 ] التي تناولها VB Marakhovsky.
خلية ديفيد (أ) وتطبيقاتها السريعة: على مستوى البوابة (ب) وعلى مستوى الترانزستور (ج) [ 41 ]

توجد عدة دوائر مختلفة ذات مخرج واحد لعنصر C مبنية على بوابات منطقية. [ 42 ] [ 43 ] على وجه الخصوص، تُعد دائرة مايفسكي [ 44 ] [ 45 ] [ 46 ] دائرة شبه نمطية، ولكنها غير توزيعية (سببية OR)، مبنية بشكل فضفاض على عنصر C. [ 47 ] يمكن استبدال بوابة NAND3 في هذه الدائرة ببوابتي NAND2. تجدر الإشارة إلى أن عنصر C الخاص بمايفسكي هو في الواقع عنصر ربط، حيث لا يمكن لإشارات دخله التبديل مرتين. [ 44 ] توجد دائرة أخرى ذات سببية OR، تعمل كعنصر ربط. [ 48 ] اقترح تسيرلين [ 49 ] تحقيق عنصر C باستخدام بوابتين فقط ، ثم قام ستارودوبتسيف وآخرون بتصنيعه. باستخدام لغة تاكسوجرام [ 50 تتطابق هذه الدائرة مع تلك المنسوبة إلى بارتكي [ 1 ] [ 44 ] ، ويمكنها العمل بدون مزلاج الإدخال. تجدر الإشارة إلى أن دائرتي مايفسكي وتسيرلين مبنيتان في الواقع على ما يُسمى خلية ديفيد [ 51 ] . يُستخدم تنفيذها السريع على مستوى الترانزستور في عنصر C شبه الساكن المقترح [ 52 ] . كما تم اقتراح دائرة شبه ساكنة أخرى تستخدم ترانزستورات تمرير (في الواقع مُضاعِف إشارات 2:1) [ 53 ] . قام مورفي [ 54 ] بتوليف نسخة أخرى من عنصر C مبنية على مزلاجَي SR باستخدام أداة بيتريفاي. مع ذلك، تتضمن هذه الدائرة عاكسًا متصلًا بأحد المدخلات. يجب أن يكون لهذا العاكس تأخير صغير. ومع ذلك، توجد تطبيقات لمزالجَي SR تحتوي بالفعل على مدخل معكوس واحد، على سبيل المثال. [ 55 ] تفترض بعض المناهج غير المعتمدة على السرعة [ 56 ] [ 57 ] وجود عاكسات إدخال بدون تأخير على جميع البوابات، وهو ما يُعدّ انتهاكًا لمبدأ استقلال السرعة الحقيقي، ولكنه آمن نسبيًا من الناحية العملية. وتوجد أمثلة أخرى تستخدم هذا الافتراض أيضًا. [ 58 ]

تطبيقات غير الترانزستور

تشمل التقنيات الأخرى المناسبة لتحقيق العناصر الأولية غير المتزامنة، بما في ذلك عنصر الكربون، ما يلي: أنابيب الكربون النانوية، وأجهزة النفق الإلكتروني الأحادي، [ 59 ] والنقاط الكمومية، [ 60 ] وتقنية النانو الجزيئية. [ 61 ]

التعميم للمنطق متعدد القيم

يمكن تعميم تعريف عنصر C للمنطق متعدد القيم، [ 7 ] [ 62 ] [ 63 ] أو حتى للإشارات المستمرة:

 لو x1=x2=...=xم، ثم yن=أي(x1،x2،...،xم)، آخر yن=yن-1.{\displaystyle {\text{ if }}x_{1}=x_{2}=...=x_{m},{\text{ then }}y_{n}={\text{any}}(x_{1},x_{2},...,x_{m}),{\text{ else }}y_{n}=y_{n-1}.}

على سبيل المثال، جدول الحقيقة لعنصر C ثلاثي متوازن ذي مدخلين هو

x1{\displaystyle x_{1}}x2{\displaystyle x_{2}}yن{\displaystyle y_{n}}
-1-1-1
-10yن-1{\displaystyle y_{n-1}}
-11yن-1{\displaystyle y_{n-1}}
0-1yن-1{\displaystyle y_{n-1}}
000
01yن-1{\displaystyle y_{n-1}}
1-1yن-1{\displaystyle y_{n-1}}
10yن-1{\displaystyle y_{n-1}}
111

بما أن بوابة الأغلبية هي حالة خاصة من بوابة العتبة، فإنه من حيث المبدأ يمكن استخدام أي من التطبيقات المعروفة لبوابة العتبة [ 64 ] لبناء عنصر C. مع ذلك، في حالة القيم المتعددة، قد لا يكون لتوصيل مخرج بوابة الأغلبية بمدخل واحد أو عدة مداخل تأثير مرغوب فيه. على سبيل المثال، باستخدام دالة الأغلبية الثلاثية المعرفة كما في [ 65 ]

y={+1لو x1+x2+x3+1،0لو x1+x2+x3=0،-1لو x1+x2+x3-1{\displaystyle y={\begin{cases}+1&{\text{if}}\ x_{1}+x_{2}+x_{3}\geqslant +1,\\0&{\text{if}}\ x_{1}+x_{2}+x_{3}=0,\\-1&{\text{if}}\ x_{1}+x_{2}+x_{3}\leqslant -1\end{cases}}}

لا يؤدي إلى العنصر الثلاثي C المحدد بواسطة جدول الحقيقة، إذا كان المجموعx1+x2+x3{\displaystyle x_{1}+x_{2}+x_{3}}لا يتم تقسيمها إلى أزواج. ومع ذلك، حتى بدون هذا التقسيم، فإن دالتين للأغلبية الثلاثية مناسبتان لبناء بوابة OR ثلاثية شاملة .

مراجع

  1. 1 2 كيمورا، إيزومي (1971). "امتدادات الدوائر غير المتزامنة ومشكلة التأخير. الجزء الثاني: امتدادات خالية من النبضات ومشكلة التأخير من النوع الثاني" . مجلة علوم الحاسوب والنظم . 5 (2): 129-162 . doi : 10.1016/S0022-0000(71)80031-4 .
  2. كوشنيروف، أليكس؛ بيستروف، سيرجي (2023). "مخططات انتقال الإشارة لدوائر مسار البيانات غير المتزامنة" . نمذجة وتحليل نظم المعلومات . 30 (2): 170-186 . doi : 10.18255/1818-1015-2023-2-170-186 .
  3. 1 2 د. إ. مولر، نظرية الدوائر غير المتزامنة . التقرير رقم 66، مختبر الحاسوب الرقمي، جامعة إلينوي في أوربانا-شامبين، 1955.
  4. HC Breadley، "ILLIAC II - وصف موجز وقائمة مراجع مشروحة" ، معاملات IEEE للحواسيب الإلكترونية، المجلد EC-14، العدد 3، الصفحات 399-403، 1965.
  5. DE Muller و WS Bartky، "نظرية الدوائر غير المتزامنة" ، الندوة الدولية حول نظرية التبديل في جامعة هارفارد، ص 204-243، 1959.
  6. WJ Poppelbaum، مقدمة في نظرية الآلات الرقمية . الرياضيات، ملاحظات محاضرات EE 294، جامعة إلينوي في أوربانا-شامبين.
  7. 1 2 كيمورا، إيزومي (1969). "مقارنة بين نموذجين رياضيين للدوائر غير المتزامنة" . تقارير العلوم لجامعة طوكيو كيوكو دايغاكو، القسم أ . 10 (232/248): 109-123 . JSTOR 43698723 . 
  8. غوناواردينا، جيريمي (1993). "بنية أحداث معممة لفك تشفير مولر لشبكة آمنة" . مؤتمر كونكور 93. سلسلة محاضرات في علوم الحاسوب. المجلد 715. الصفحات 278-292 . doi : 10.1007/3-540-57208-2_20 . ISBN   978-3-540-57208-4.
  9. ستوكي، ميشيل جيه؛ أورنشتاين، سيفيرو إم؛ كلارك، ويسلي إيه (1967). "التصميم المنطقي للوحدات الكبيرة". وقائع المؤتمر المشترك للحاسوب الربيعي المنعقد في الفترة من 18 إلى 20 أبريل 1967 - AFIPS '67 (ربيع) . الصفحات 357-364 . doi : 10.1145/1465482.1465538 . ISBN  978-1-4503-7895-6.
  10. JC Ebergen, J. Segers, I. Benko, "Parallel Program and Asynchronous Circuit Design" , Workshops in Computing, pp. 50–103, 1995.
  11. بيريل، بيتر أ.؛ بيرش، جيري ر.؛ مينغ، تيريزا هـ. (1998). "التحقق من التكافؤ التوافقي للدوائر المستقلة عن السرعة" . الأساليب الرسمية في تصميم الأنظمة . 13 (1): 37-85 . doi : 10.1023/A:1008666605437 .
  12. H. Park, A. He, M. Roncken and X. Song, "Semi-modular delay model revisited in context of relative timing" , IET Electronics Letters, vol. 51, no. 4, pp. 332–334, 2015.
  13. تقرير التقدم التقني، يناير 1959 ، جامعة إلينوي في أوربانا-شامبين.
  14. W . J. Poppellbaum, NE Wiseman, "تصميم الدوائر لجهاز الكمبيوتر الجديد في إلينوي" ، التقرير رقم 90، جامعة إلينوي في أوربانا-شامبين، 1959.
  15. إن بي سينغ، منهجية تصميم للأنظمة ذاتية التوقيت . رسالة ماجستير، معهد ماساتشوستس للتكنولوجيا، 1981، 98 صفحة.
  16. ج. كورتاديلا ، م. كيشينيفسكي، درس تعليمي: توليف دوائر التحكم من مواصفات STG . المدرسة الصيفية، لينغبي، 1997.
  17. أ. موخوف، ف. خومينكو، د. سوكولوف و أ. ياكوفليف، "حول منطق التحكم ثنائي المسار لتعزيز متانة الدائرة" ، المؤتمر الدولي لهندسة الكهرباء والإلكترونيات حول تطبيق التزامن على تصميم النظام (ACSD) 2012، ص 112-121.
  18. 1 2 V. Varshavskiy, M. Kishinevskiy, V. Marakhovskiy, L. Rozenblyum, "الاكتمال الوظيفي في فئة الدوائر شبه المعيارية"، المجلة السوفيتية لعلوم الحاسوب والأنظمة، المجلد 23، العدد 6، الصفحات 70-80، 1985.
  19. BS Tsirlin، "مسح للمشاكل المكافئة لتحقيق الدوائر في أساس AND-NOT التي لا تعتمد على السرعة"، المجلة السوفيتية لعلوم الحاسوب والأنظمة، المجلد. 24، 1986، الصفحات من 58 إلى 69 (ب. س. شيرلين، "بحث حول مشكلة مماثلة في تحقيق مخطط على أساس И-NЕ، لا ينقصه سوى скорости" أرشفة 29-07-2017 في آلة Wayback .، Изв. АН СССР، Течническая киbernetика، №2، 1986، ص. 159–171).
  20. IE Sutherland, "Micropipelines ", Communications of the ACM, vol. 32, no. 6, pp. 720–738, 1989.
  21. CH van Berkel, "احذر من الشوكة المتزامنة" ، التقرير UR 003/91، مختبرات أبحاث فيليبس، 1991.
  22. في. بي. ماراخوفسكي، تصميم الدوائر غير المتزامنة . شرائح العرض التقديمي للدورة. قسم علوم الحاسوب والهندسة، جامعة سانت بطرسبرغ التقنية.
  23. VI Varshavsky، NM Kravchenko، VB Marakhovsky، BS Tsirlin، "H flip-flop"، شهادة مؤلف الاتحاد السوفيتي SU1562964، 5 يوليو 1990.
  24. فارشافسكي، في. آي. (1998). "عناصر العتبة المدفوعة بـ β". وقائع ندوة البحيرات العظمى الثامنة حول VLSI (رقم التصنيف 98TB100222) . الصفحات 52-58 . doi : 10.1109/GLSV.1998.665199 . ISBN  0-8186-8409-7.
  25. VI Varshavsky، "عنصر العتبة وطريقة تصميمه"، براءة اختراع US6338157، 8 يناير 2002.
  26. ^ يا ستيبشينكوف، واي جي دياتشينكو، آن دينيسوف، واي بي فومين، “H flip-flop”، براءة الاختراع RU2371842، 27 أكتوبر 2009.
  27. D. Hampel, K. Prost, and N. Scheingberg, "Threshold logic using complementary MOS device" , Patent US3900742, Aug. 19, 1975.
  28. د. دومان، هندسة مكتبة CMOS: تحسين مجموعات التصميم الرقمي لرقائق السيليكون التنافسية. مؤرشف بتاريخ 2015-10-08 في Wayback Machine . وايلي، 2012، 327 صفحة.
  29. KS Stevens, R. Ginosar and S. Rotem, “Relative timing [asynchronous design]” , IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 11, no. 1, pp. 129–140, 2003.
  30. ^ H. Zemanek، “Sequentielle asynchrone Logik” ، Elektronische Rechenanlagen، المجلد. 4، لا. 6، الصفحات من 248 إلى 253، 1962. متوفر أيضًا باللغة الروسية باسم Г. سيمانيك، “المنطق غير المتزامن المتبع” أرشفة 2015-10-05 في آلة Wayback .، ندوة دولية نظرية إيهاك النظرية و السيارات الحقيقية 1962, ق. 232-245.
  31. W. Fleischhammer، "تحسينات في أو تتعلق بدوائر التشغيل ثنائية الاستقرار غير المتزامنة" ، مواصفات براءة الاختراع البريطانية GB1199698، 22 يوليو 1970.
  32. T.-Y. Wuu و SBK Vrudhula، "تصميم عنصر مولر C متعدد المدخلات سريع وفعال من حيث المساحة" ، معاملات IEEE لأنظمة التكامل واسع النطاق جدًا (VLSI)، المجلد 1، العدد 2، الصفحات 215-219، 1993.
  33. HKO Berge, A. Hasanbegovic, S. Aunet, "Muller C-elements based on minor-3 functions for ultra low voltage supplys" , IEEE Int. Symposium on Design and Diagnostics of Electronic Circuits & Systems (DDECS) 2011, pp. 195–200.
  34. VI Varshavsky، AY Kondratyev، NM Kravchenko، و BS Tsirlin، "H flip-flop" ، الاتحاد السوفيتي، شهادة المؤلف SU1411934، 23 يوليو 1988.
  35. VI Varshavsky، NM Kravchenko، VB Marakhovsky و BS Tsirlin، "H flip-flop" ، الاتحاد السوفيتي، شهادة المؤلف SU1443137، 7 ديسمبر 1988.
  36. بوكنيل، د.أ. (1993). "نهج منطق الأحداث (EDL) لتمثيل الأنظمة الرقمية وعمليات التصميم ذات الصلة" . وقائع معهد مهندسي الكهرباء والإلكترونيات - الحوسبة والتقنيات الرقمية . 140 (2): 119-126 . doi : 10.1049/ip-e.1993.0018 .
  37. أ. ياكوفليف، م. كيشينيفسكي، أ. كوندراتيف، ل. لافانيو، م. بيتكيفيتش-كوتني، "حول نماذج سلوك الدوائر غير المتزامنة مع السببية OR" ، الأساليب الرسمية في تصميم الأنظمة، المجلد 9، العدد 3، الصفحات 189-233. 1996.
  38. جي سي نيلسون، دوائر العد المستقلة عن السرعة . التقرير رقم 71، مختبر الحاسوب الرقمي، جامعة إلينوي في أوربانا-شامبين، 1956.
  39. C.-H. Lin, K. Yang, AF Gonzalez, JR East, P. Mazumder, GI Haddad, "InP-based high speed digital logic gates using an RTD/HBT heterostructure" , Int. Conference on Indium Phosphide and Related Materials (IPRM) 1999, pp. 419–422.
  40. غلوسيكوتر، ب.؛ باتشا، س.؛ غوسر، ك.ف.؛ بروست، و.؛ كيم، س.؛ فان هوسن، هـ.؛ ريمان، ت.؛ تيغود، ف.ج. (2002). "تصميم الدوائر غير المتزامنة القائم على عنصر الانتقال المنطقي أحادي الاستقرار-ثنائي الاستقرار RTBT (MOBILE)". وقائع الندوة الخامسة عشرة حول تصميم الدوائر المتكاملة والأنظمة . الصفحات 365-370 . doi : 10.1109/SBCCI.2002.1137684 . ISBN  0-7695-1807-9.
  41. أ. بيستروف، أ. ياكوفليف، توليف الدوائر غير المتزامنة عن طريق التعيين المباشر: التفاعل مع البيئة . تقرير فني، قسم علوم الحاسوب، جامعة نيوكاسل أبون تاين، أكتوبر 2001.
  42. BS Tsirlin، "H flip-flop" ، شهادة مؤلف الاتحاد السوفيتي SU1096759، 7 يونيو 1984.
  43. BS Tsirlin، "Multiple input H flip-flop" ، شهادة مؤلف الاتحاد السوفيتي SU1162019، 15 يونيو 1985.
  44. 1 2 3 م. كواكو، ت. نانيا، "تقييم موثوقية التوقيت للدوائر غير المتزامنة بناءً على نماذج تأخير مختلفة" ، ندوة IEEE الدولية حول البحوث المتقدمة في الدوائر والأنظمة غير المتزامنة (ASYNC) 1994، ص 22-31.
  45. برزوزوفسكي، جيه إيه؛ راهيميفار، ك. (1995). "اختبار عناصر لغة C ليس بالأمر البسيط". وقائع المؤتمر الثاني حول منهجيات التصميم غير المتزامن . الصفحات 150-159 . doi : 10.1109/WCADM.1995.514652 . ISBN  0-8186-7098-3.
  46. PA Beerel, JR Burch, TH Meng, "Checking consensus equivalence of speed-independent circuits" , Formal Methods in System Design, vol. 13, no. 1, 1998, pp. 37–85.
  47. ^ في آي فارشافسكي، أو في مايفسكي، يو. V. Mamrukov، BS Tsirlin، "H flip-flop" ، شهادة مؤلف اتحاد الجمهوريات الاشتراكية السوفياتية SU1081801، 23 مارس 1984
  48. GS Brailovsky, L. Ya. Rozenblyum, BS Tsirlin, "H-flip-flop" , شهادة مؤلف الاتحاد السوفيتي SU1432733، 23 أكتوبر 1988.
  49. BS Tsirlin، "H-flip-flop" ، شهادة مؤلف الاتحاد السوفيتي SU1324106، 15 يوليو 1987.
  50. NA Starodoubtsev, SA Bystrov, "تحسين السلوك الرتيب لتوليف الدوائر غير المتزامنة ذات المدخلين" , IEEE Int. Midwest Symposium on Circuits and Systems (MWSCAS) 2004, vol. I, pp. I-521–524.
  51. M. Courvoisier و P. Azema، "آلات متسلسلة غير متزامنة مع وضع التشغيل طلب / إقرار"، رسائل إلكترونيات IEE، المجلد 10، العدد 1، الصفحات 8-10، 1974.
  52. SM Fairbanks، "عنصر مولر C ثنائي المرحلة" ، براءة اختراع الولايات المتحدة US6281707، 28 أغسطس 2001.
  53. أ. مورغنشتاين، م. مورينيس، ر. جينوسار، "دوائر إدخال انتشار البوابة غير المتزامنة (GDI)" ، معاملات IEEE لأنظمة التكامل واسع النطاق جدًا (VLSI)، المجلد 12، العدد 8، الصفحات 847-856، 2004.
  54. JP Murphy, "Design of latch-based C-element" , Electronics Letters, vol. 48, no. 19, 2012, pp. 1190–1191.
  55. VA Maksimov و Ya. Ya. Petrichkovich، "RS flip-flop"، شهادة مؤلف الاتحاد السوفيتي SU1164867، 30 يونيو 1985.
  56. P. Beerel و TH-Y. Meng. "التوليف التلقائي على مستوى البوابة للدوائر المستقلة عن السرعة" ، المؤتمر الدولي IEEE/ACM للتصميم بمساعدة الحاسوب (ICCAD) 1992، ص 581-587.
  57. أ. كوندراتيف، م. كيشينيفسكي، ب. لين، ب. فانبيكبيرجن، و أ. ياكوفليف، "التنفيذ الأساسي للبوابات للدوائر المستقلة عن السرعة" ، مؤتمر ACM لأتمتة التصميم (DAC) 1994، ص 56-62.
  58. ياكوفليف، أ.ف.؛ كولمانز، أ.م.؛ سيمينوف، أ.؛ كينيمينت، د.ج. (ديسمبر 1996). "نمذجة وتحليل وتوليف دوائر التحكم غير المتزامنة باستخدام شبكات بتري" . التكامل . 21 (3): 143-170 . doi : 10.1016/S0167-9260(96)00010-7 .
  59. S. Safiruddin, SD Cotofana, “Building blocks for delay-insensitive circuits using single electron tunneling devices” , IEEE Conference on Nanotechnology 2007, pp. 704–708.
  60. VI Varshavsky، "تصميم المنطق والتحدي الكمي" ، ورشة العمل الدولية حول الفيزياء والنمذجة الحاسوبية للأجهزة القائمة على الهياكل منخفضة الأبعاد 1995، ص 134-146.
  61. AJ Martin, P. Prakash, "Asynchronous nano-electronics: Preliminary investigation" مؤرشف في 2016-03-04 في Wayback Machine ، IEEE Int. Symposium on Asynchronous Circuits and Systems (ASYNC) 2008، ص 58-68.
  62. جيه إم جونسون، نظرية وتطبيق الأنظمة المتكاملة ذاتية التوقيت باستخدام عناصر المنطق الثلاثي. أطروحة دكتوراه. جامعة كاليفورنيا، سانتا باربرا. 1989.
  63. هـ. ساتو، اكتمال الدوال المنطقية متعددة القيم المحققة بواسطة الدوائر التسلسلية غير المتزامنة. أطروحة دكتوراه، جامعة جاكوشوين، 1996.
  64. V. Beiu, JM Quintana, MJ Avedillo, "VLSI implementations of threshold logic – A comprehensive survey" , IEEE Transactions on Neural Networks, vol. 14, no. 5, pp. 1217–1243, 2003.
  65. V. Varshavsky, B. Ovsievich, "الشبكات المكونة من عناصر الأغلبية الثلاثية" ، IEEE Transactions on Electronic Computers، المجلد EC-14، العدد 5، الصفحات 730-733، 1965.