منطق الإرسال والاستقبال عالي السرعة

منطق الإرسال والاستقبال عالي السرعة أو HSTL هو معيار مستقل عن التكنولوجيا للإشارات بين الدوائر المتكاملة . [1] يتراوح نطاق الإشارة الاسمي من 0 فولت إلى 1.5 فولت، على الرغم من السماح بالاختلافات، وقد تكون الإشارات أحادية النهاية أو تفاضلية. وهو مصمم للعمل بتردد يتجاوز 180 ميجاهرتز.

يتم تعريف الفئات التالية بواسطة المعيار EIA/JESD8-6 من EIA / JEDEC :

  • الصف الأول (غير منتهية، أو منتهية بشكل متوازي متماثل)
  • الفئة الثانية (سلسلة منتهية)
  • الصف الثالث (منتهي بشكل متوازي غير متماثل)
  • الصف الرابع (متوازي مزدوج غير متماثل منتهٍ)

لاحظ أن الإنهاء المتوازي المتماثل يعني أن المقاوم الطرفي عند الحمل متصل بنصف جهد إمداد المخزن المؤقت للإخراج. الإنهاء المتوازي المزدوج يعني أن المقاومات الطرفية المتوازية مثبتة في كلا طرفي خط النقل.

انظر أيضا

مراجع

  1. ^ "منطق جهاز الإرسال والاستقبال عالي السرعة (HSTL). واجهة قياسية لإمدادات جهد المخزن المؤقت بإخراج 1.5 فولت للدوائر المتكاملة الرقمية، JESD8-6" (ملف PDF) . 1995-08-01.


Retrieved from "https://en.wikipedia.org/w/index.php?title=High-speed_transceiver_logic&oldid=829540289"
Original text
Rate this translation
Your feedback will be used to help improve Google Translate