منطق إنهاء سلسلة Stub

تُعدّ تقنية Stub Series Terminated Logic ( SSTL ) مجموعة من المعايير الكهربائية لتشغيل خطوط النقل ، وهي شائعة الاستخدام مع دوائر الذاكرة المتكاملة (ICs) ووحدات الذاكرة من نوع DDR القائمة على ذاكرة الوصول العشوائي الديناميكية ( DRAM ). صُممت SSTL في الأساس لتشغيل وحدات ذاكرة الوصول العشوائي الديناميكية الديناميكية (DDR) SDRAM المستخدمة في ذاكرة الحاسوب ؛ ومع ذلك، فهي تُستخدم أيضًا في تطبيقات أخرى، لا سيما بعض وحدات PCI Express PHY وغيرها من الأجهزة عالية السرعة. ^{[ 1 ]}

تم تحديد أربعة مستويات جهد لـ SSTL:

• SSTL_3، 3.3 فولت، كما هو محدد في EIA/JESD8-8 1996
• SSTL_2، 2.5 فولت، تم تعريفها في EIA/JESD8-9B 2002 وتستخدم في DDR من بين أشياء أخرى.
• SSTL_18، 1.8 فولت، تم تعريفها في EIA/JESD8-15A، وتستخدم في DDR2 من بين أشياء أخرى.
• SSTL_15، 1.5 فولت، يستخدم في DDR3 من بين أشياء أخرى.

يستخدم SSTL_3 جهدًا مرجعيًا قدره 0.45 * VDDQ (1.5 فولت). بينما يستخدم SSTL_2 وSSTL_18 جهدًا مرجعيًا يساوي بالضبط VDDQ / 2 (1.25 فولت و0.9 فولت على التوالي). ^{[ 2 ]}

يدعم كل من SSTL_3 و SSTL_2 فئتين من التوصيلات (حمل 50 أوم أو 25 أوم). بينما يدعم SSTL_18 فئة واحدة فقط (حمل 25 أوم).

• منطق جهاز الإرسال والاستقبال عالي السرعة - HSTL

روابط الصفحة الرئيسية لـ JEDEC؛ تتطلب تسجيل دخول (مجاني):

• جيديك SSTL_2 قياسي (JESD8-9B)
• جيديك SSTL_18 قياسي (JESD8-15A)