معالجة التعليمات المتسلسلة
دورة الساعة رقم الجهاز | 1 | 2 | 3 | 4 | 5 | 6 | 7 |
|---|---|---|---|---|---|---|---|
| 1 | لو | بطاقة تعريف | السابق | الذاكرة | وارنر براذرز | ||
| 2 | لو | بطاقة تعريف | السابق | الذاكرة | وارنر براذرز | ||
| 3 | لو | بطاقة تعريف | السابق | الذاكرة | وارنر براذرز | ||
| 4 | لو | بطاقة تعريف | السابق | الذاكرة | |||
| 5 | لو | بطاقة تعريف | السابق | ||||
| (IF = جلب التعليمات، ID = فك تشفير التعليمات، EX = التنفيذ، MEM = الوصول إلى الذاكرة، WB = كتابة السجل مرة أخرى). في دورة الساعة الرابعة (العمود الأخضر)، تكون التعليمات الأولى في مرحلة الذاكرة، ولم تدخل التعليمات الأخيرة بعد إلى خط الأنابيب. | |||||||
في هندسة الحاسوب ، تُعدّ تقنية توازي التعليمات أسلوبًا لتنفيذ التوازي على مستوى التعليمات داخل معالج واحد. وتسعى هذه التقنية إلى إبقاء كل جزء من المعالج مشغولًا بتنفيذ تعليمات معينة، وذلك بتقسيم التعليمات الواردة إلى سلسلة من الخطوات المتسلسلة (التي تُعرف باسم " خط الأنابيب ")، والتي تُنفذها وحدات معالجة مختلفة ، حيث تُعالج أجزاء مختلفة من التعليمات بالتوازي.
المفهوم والدافع
في الحاسوب ذي البنية الأنبوبية، تنتقل التعليمات عبر وحدة المعالجة المركزية (CPU) على مراحل. على سبيل المثال، قد تتضمن كل خطوة من دورة فون نيومان مرحلة واحدة : جلب التعليمات، جلب المعاملات، تنفيذ التعليمات، وكتابة النتائج. عادةً ما يحتوي الحاسوب ذو البنية الأنبوبية على "سجلات أنبوبية" بعد كل مرحلة. تخزن هذه السجلات معلومات من التعليمات والحسابات، مما يسمح للبوابات المنطقية في المرحلة التالية بتنفيذ الخطوة التالية.
يُمكّن هذا الترتيب وحدة المعالجة المركزية من إكمال تعليمة واحدة في كل دورة ساعة. من الشائع أن تعمل المراحل ذات الأرقام الزوجية على حافة واحدة من إشارة الساعة المربعة، بينما تعمل المراحل ذات الأرقام الفردية على الحافة الأخرى. يتيح هذا إنتاجية أعلى لوحدة المعالجة المركزية مقارنةً بالحاسوب متعدد الدورات عند تردد ساعة مُحدد ، ولكنه قد يزيد من زمن الاستجابة بسبب العبء الإضافي لعملية التجزئة نفسها. كذلك، على الرغم من أن المنطق الإلكتروني له سرعة قصوى ثابتة، يُمكن تسريع أو إبطاء الحاسوب المُجزأ عن طريق تغيير عدد المراحل في خط الأنابيب. مع زيادة عدد المراحل، تُنجز كل مرحلة عملًا أقل، وبالتالي يكون تأخيرها من البوابات المنطقية أقل ، ويمكنها العمل بتردد ساعة أعلى.
غالبًا ما يكون نموذج الحاسوب ذو البنية الأنبوبية هو الأكثر اقتصادية، عند قياس التكلفة بعدد البوابات المنطقية لكل تعليمة في الثانية. في كل لحظة، تكون التعليمة في مرحلة واحدة فقط من مراحل البنية الأنبوبية، وفي المتوسط، تكون تكلفة المرحلة الواحدة أقل من تكلفة الحاسوب متعدد الدورات. كذلك، عند تصميمه بشكل جيد، يكون معظم منطق الحاسوب ذي البنية الأنبوبية قيد الاستخدام في معظم الأوقات. في المقابل، عادةً ما تحتوي الحواسيب غير المتسلسلة على كميات كبيرة من المنطق الخامل في أي لحظة. تُظهر حسابات مماثلة عادةً أن الحاسوب ذو البنية الأنبوبية يستهلك طاقة أقل لكل تعليمة.
مع ذلك، عادةً ما يكون الحاسوب ذو البنية الأنبوبية أكثر تعقيدًا وتكلفةً من الحاسوب متعدد الدورات المماثل. فهو يحتوي عادةً على عدد أكبر من البوابات المنطقية والمسجلات ووحدة تحكم أكثر تعقيدًا. وبالمثل، قد يستهلك طاقة إجمالية أكبر، مع استهلاك طاقة أقل لكل تعليمة. تستطيع وحدات المعالجة المركزية غير المتسلسلة عادةً تنفيذ عدد أكبر من التعليمات في الثانية لأنها قادرة على تنفيذ عدة تعليمات في آن واحد.
في الحاسوب ذي البنية الأنبوبية، تتولى وحدة التحكم تنظيم بدء واستمرار وإيقاف تدفق البيانات وفقًا لأوامر البرنامج. تُمرر بيانات التعليمات عادةً عبر سجلات الأنابيب من مرحلة إلى أخرى، مع وجود جزء منفصل نسبيًا من منطق التحكم لكل مرحلة. كما تضمن وحدة التحكم عدم تأثير التعليمات في كل مرحلة سلبًا على عمل التعليمات في المراحل الأخرى. على سبيل المثال، إذا كان على مرحلتين استخدام نفس البيانات، يضمن منطق التحكم استخدامها بالتسلسل الصحيح.
عند التشغيل بكفاءة، يحتوي الحاسوب ذو البنية الأنبوبية على تعليمة واحدة في كل مرحلة. ويعمل حينها على جميع هذه التعليمات في الوقت نفسه، حيث يمكنه إنجاز تعليمة واحدة تقريبًا في كل دورة من دورات ساعته. ولكن عندما ينتقل البرنامج إلى تسلسل مختلف من التعليمات، قد تضطر البنية الأنبوبية أحيانًا إلى تجاهل البيانات قيد المعالجة وإعادة التشغيل. وهذا ما يُسمى "التوقف".
يمنع جزء كبير من تصميم الكمبيوتر ذي البنية الأنبوبية التداخل بين المراحل ويقلل من حالات التوقف.
عدد الخطوات
يختلف عدد الخطوات التابعة باختلاف بنية الجهاز. على سبيل المثال:
- اقترح مشروع IBM Stretch الذي تم تنفيذه في الفترة من 1956 إلى 1961 المصطلحات Fetch و Decode و Execute التي أصبحت شائعة.
- يتألف خط أنابيب RISC الكلاسيكي مما يلي:
- جلب التعليمات
- فك تشفير التعليمات وجلب السجلات
- ينفذ
- الوصول إلى الذاكرة
- سجل رسالة رد
- يحتوي كل من معالج Atmel AVR ومعالج PIC على خط أنابيب من مرحلتين.
- تتضمن العديد من التصميمات خطوط أنابيب تصل إلى 7 و 10 وحتى 20 مرحلة (كما هو الحال في معالج Intel Pentium 4 ).
- تحتوي معالجات NetBurst اللاحقة من Intel، والتي تستخدم في طرازات Pentium 4 الأخيرة ومشتقاتها Pentium D و Xeon ، على خط أنابيب طويل مكون من 31 مرحلة.
- يحتوي معالج الشبكة X10q المُسرّع على مسار معالجة يزيد طوله عن ألف مرحلة، مع العلم أن 200 مرحلة منها تمثل وحدات معالجة مركزية مستقلة ذات تعليمات مُبرمجة بشكل فردي. أما المراحل المتبقية فتُستخدم لتنسيق الوصول إلى الذاكرة ووحدات الوظائف الموجودة على الشريحة. [ 1 ] [ 2 ]
كلما زاد عمق خط الأنابيب (أي مع ازدياد عدد الخطوات التابعة)، أمكن تنفيذ خطوة معينة بدوائر أبسط، مما قد يسمح لساعة المعالج بالعمل بسرعة أكبر. [ 3 ] يمكن تسمية خطوط الأنابيب هذه بخطوط الأنابيب الفائقة. [ 4 ]
يُقال إن المعالج يعمل بتقنية خط الأنابيب الكاملة إذا كان بإمكانه جلب تعليمة في كل دورة. وبالتالي، إذا تطلبت بعض التعليمات أو الشروط تأخيرات تمنع جلب تعليمات جديدة، فإن المعالج لا يعمل بتقنية خط الأنابيب الكاملة.
تاريخ
كانت الاستخدامات الرائدة لتقنية خطوط الأنابيب في مشروع ILLIAC II ومشروع IBM Stretch ، على الرغم من استخدام نسخة بسيطة في وقت سابق في Z1 في عام 1939 و Z3 في عام 1941. [ 5 ]
بدأ استخدام تقنية خطوط الأنابيب على نطاق واسع في أواخر سبعينيات القرن العشرين في الحواسيب العملاقة ، مثل معالجات المتجهات ومعالجات المصفوفات. ومن أوائل هذه الحواسيب سلسلة "سايبر" التي بنتها شركة "كنترول داتا". وقد تولى مهندسها الرئيسي، سيمور كراي ، لاحقًا رئاسة قسم الأبحاث في "كراي". طورت "كراي" سلسلة حواسيب "إكس إم بي" العملاقة، مستخدمةً تقنية خطوط الأنابيب في عمليات الضرب والجمع والطرح. وفي وقت لاحق، أضافت شركة "ستار تكنولوجيز" تقنية التوازي (عمل عدة دوال متوازية بتقنية خطوط الأنابيب)، التي طورها روجر تشين. وفي عام 1984، أضافت "ستار تكنولوجيز" دائرة القسمة بتقنية خطوط الأنابيب التي طورها جيمس برادلي.
لم يقتصر استخدام تقنية خطوط الأنابيب على الحواسيب العملاقة. ففي عام 1976، احتوى جهاز الحاسوب المركزي للأغراض العامة من سلسلة 470 التابع لشركة أمدال على خط أنابيب من سبع خطوات، ودائرة تنبؤ بالتفرعات حاصلة على براءة اختراع. وباعتبارها عنصرًا أساسيًا في فلسفة تصميم RISC، [ 6 ] وبحلول منتصف الثمانينيات، بدأ مطورو بنى CISC التقليدية بإدخال تقنية خطوط الأنابيب فيها أيضًا. [ 7 ]
المخاطر
يفترض نموذج التنفيذ التسلسلي أن كل تعليمة تُستكمل قبل بدء التعليمة التالية؛ وهذا الافتراض غير صحيح في المعالجات ذات البنية الأنبوبية. تُعرف الحالة التي تكون فيها النتيجة المتوقعة إشكالية باسم " المخاطرة" . تخيل تعليمات التسجيل التالية لمعالج افتراضي:
1: أضف 1 إلى R5 2: انسخ R5 إلى R6
إذا كان المعالج يتبع الخطوات الخمس المذكورة في الرسم التوضيحي الأولي (خط الأنابيب الأساسي ذو المراحل الخمس في بداية المقال)، فسيتم جلب التعليمة الأولى عند الزمن t1 ، ويكتمل تنفيذها عند الزمن t5. وسيتم جلب التعليمة الثانية عند الزمن t2، وتكتمل عند الزمن t6 . قد تقوم التعليمة الأولى بإيداع العدد المُزاد في المسجل R5 كخطوة خامسة (كتابة السجل) عند الزمن t5 . لكن التعليمة الثانية قد تحصل على العدد من R5 (لنسخه إلى R6) في خطوتها الثانية (فك تشفير التعليمة وجلب السجل) عند الزمن t3 . يبدو أن التعليمة الأولى لن تكون قد زادت القيمة بحلول ذلك الوقت. يُشكل الكود أعلاه خطرًا.
قد لا تثير كتابة برامج الكمبيوتر بلغة مترجمة هذه المخاوف، حيث يمكن تصميم المترجم لتوليد رمز الآلة الذي يتجنب المخاطر.
حلول بديلة
في بعض معالجات DSP وRISC القديمة، تنصح الوثائق المبرمجين بتجنب هذه التبعيات في التعليمات المتجاورة أو شبه المتجاورة (المعروفة باسم خانات التأخير )، أو تُعلن أن التعليمة الثانية تستخدم قيمة قديمة بدلاً من القيمة المطلوبة (في المثال أعلاه، قد يقوم المعالج، بشكل غير بديهي، بنسخ القيمة غير المُضافة)، أو تُعلن أن القيمة التي يستخدمها غير مُعرّفة. قد يكون لدى المبرمج عمل آخر غير ذي صلة يمكن للمعالج القيام به في هذه الأثناء؛ أو، لضمان نتائج صحيحة، قد يُدرج المبرمج تعليمات NOP في الكود، مما يُقلل جزئيًا من مزايا التجزئة.
الحلول
تستخدم المعالجات ذات البنية الأنبوبية عادةً ثلاث تقنيات للعمل كما هو متوقع عندما يفترض المبرمج أن كل تعليمة تكتمل قبل أن تبدأ التعليمة التالية:
- قد يتوقف خط المعالجة ، أو يتوقف عن جدولة التعليمات الجديدة حتى تتوفر القيم المطلوبة. ينتج عن ذلك خانات فارغة في خط المعالجة، أو ما يُعرف بالفقاعات ، حيث لا يتم تنفيذ أي عمل.
- يمكن إضافة مسار بيانات إضافي يقوم بتوجيه قيمة محسوبة إلى تعليمة لاحقة في مكان آخر من خط الأنابيب قبل أن يتم إنهاء التعليمة التي أنتجتها بالكامل، وهي عملية تسمى إعادة توجيه المعامل . [ 8 ] [ 9 ]
- يمكن للمعالج تحديد التعليمات الأخرى التي لا تعتمد على التعليمات الحالية والتي يمكن تنفيذها على الفور دون مخاطر، وهو تحسين يُعرف باسم التنفيذ خارج الترتيب .
الفروع
غالباً ما ينطوي الخروج عن تسلسل التعليمات المعتاد على مخاطرة. فما لم يتمكن المعالج من تنفيذ هذا الخروج في دورة زمنية واحدة، سيستمر خط الأنابيب في جلب التعليمات بالتسلسل. ولا يمكن السماح بتنفيذ هذه التعليمات لأن المبرمج قد حوّل التحكم إلى جزء آخر من البرنامج.
يُعدّ التفرع الشرطي أكثر إشكالية. فقد يُجري المعالج التفرع أو لا، اعتمادًا على عملية حسابية لم تُجرَ بعد. وقد تتوقف معالجات مختلفة، أو تُحاول التنبؤ بالتفرع ، أو قد تتمكن من البدء بتنفيذ سلسلتين برمجيتين مختلفتين ( التنفيذ الفوري )، تفترض كل منهما أن التفرع قد تم تنفيذه أو لم يتم، متجاهلةً جميع العمليات المتعلقة بالتخمين الخاطئ. [ أ ]
يمكن للمعالج الذي يمتلك آلية تنبؤ بالفروع تُحقق تنبؤات صحيحة في أغلب الأحيان أن يُقلل من تأثير التفرع على الأداء. مع ذلك، إذا كانت التنبؤات بالفروع غير دقيقة، فقد يُؤدي ذلك إلى زيادة العبء على المعالج، مثل إزالة مسار التعليمات البرمجية الخاطئ الذي بدأ تنفيذه من خط الأنابيب قبل استئناف التنفيذ من الموقع الصحيح.
تتجنب البرامج المصممة للمعالجات ذات البنية المتوازية التفرع عمدًا لتقليل فقدان السرعة المحتمل. على سبيل المثال، يمكن للمبرمج التعامل مع الحالة الاعتيادية بالتنفيذ التسلسلي، والتفرع فقط عند اكتشاف حالات غير اعتيادية. يتيح استخدام برامج مثل gcov لتحليل تغطية الكود للمبرمج قياس عدد مرات تنفيذ تفرعات معينة فعليًا، واكتساب رؤى تساعده على تحسين الكود. في بعض الحالات، يمكن للمبرمج التعامل مع كل من الحالة الاعتيادية والحالة غير الاعتيادية باستخدام كود خالٍ من التفرعات .
حالات خاصة
- برامج ذاتية التعديل
- قد تُشكّل تقنية تعديل التعليمات البرمجية ذاتيًا مشكلةً في المعالجات ذات البنية الأنبوبية. ففي هذه التقنية، يتمثل أحد آثار البرنامج في تعديل التعليمات اللاحقة. إذا كان المعالج مزودًا بذاكرة تخزين مؤقتة للتعليمات ، فقد تكون التعليمات الأصلية قد نُسخت بالفعل إلى قائمة انتظار الإدخال المسبق ، وبالتالي لن يُطبّق التعديل. بعض المعالجات، مثل Zilog Z280، قادرة على تهيئة ذاكرة التخزين المؤقتة المدمجة فيها لجلب البيانات فقط، أو كجزء من مساحة عناوين الذاكرة العادية، ما يُجنّبها هذه الصعوبات المتعلقة بتعديل التعليمات ذاتيًا.
- تعليمات لا تنقطع
- قد تكون التعليمات غير قابلة للمقاطعة لضمان ذريتها ، كما هو الحال عند تبديل عنصرين. يسمح المعالج التسلسلي بالمقاطعات بين التعليمات، بينما يقوم المعالج ذو خطوط الأنابيب بتداخل التعليمات، لذا فإن تنفيذ تعليمة غير قابلة للمقاطعة يجعل أجزاءً من التعليمات العادية غير قابلة للمقاطعة أيضًا. كان خطأ "غيبوبة سيريكس" يتسبب في تعليق نظام أحادي النواة باستخدام حلقة لا نهائية حيث تكون تعليمة غير قابلة للمقاطعة موجودة دائمًا في خط الأنابيب.
اعتبارات التصميم
- سرعة
- تُبقي تقنية خطوط الأنابيب جميع أجزاء المعالج مشغولة، مما يزيد من كمية العمل المفيد الذي يمكن للمعالج إنجازه في فترة زمنية محددة. وعادةً ما تُقلل هذه التقنية من زمن دورة المعالج وتزيد من إنتاجية التعليمات. إلا أن ميزة السرعة تتضاءل كلما واجهت عملية التنفيذ مخاطر تستدعي إبطاءها عن معدلها الأمثل. أما المعالج غير المُزوّد بتقنية خطوط الأنابيب، فيُنفذ تعليمة واحدة فقط في كل مرة، ويتأخر بدء تنفيذ التعليمة التالية بشكل تلقائي دون أي شروط أو مخاطر.
- قد تتطلب حاجة المعالج ذي البنية الأنبوبية إلى تنظيم جميع أعماله في خطوات معيارية تكرار السجلات، مما يزيد من زمن استجابة بعض التعليمات.
- اقتصاد
- من خلال تبسيط كل خطوة من خطوات المعالجة، يُمكن لتقنية خطوط الأنابيب تمكين العمليات المعقدة بتكلفة أقل من إضافة دوائر معقدة، كما هو الحال في العمليات الحسابية. مع ذلك، قد يكون المعالج الذي لا يسعى إلى زيادة السرعة باستخدام خطوط الأنابيب أبسط وأرخص في التصنيع.
- القدرة على التنبؤ
- بالمقارنة مع البيئات التي يحتاج فيها المبرمج إلى تجنب المخاطر أو العمل بأساليب بديلة، فإن استخدام معالج غير موصول بخطوط الأنابيب قد يُسهّل عملية البرمجة وتدريب المبرمجين. كما يُسهّل هذا النوع من المعالجات التنبؤ بالتوقيت الدقيق لتنفيذ سلسلة معينة من التعليمات.
مثال توضيحي
إلى اليمين يوجد مخطط عام لخط أنابيب يتكون من أربع مراحل: جلب البيانات، فك التشفير، التنفيذ، وكتابة البيانات. المربع الرمادي العلوي يمثل قائمة التعليمات التي تنتظر التنفيذ، والمربع الرمادي السفلي يمثل قائمة التعليمات التي اكتمل تنفيذها، والمربع الأبيض الأوسط يمثل خط الأنابيب نفسه.
التنفيذ يكون على النحو التالي:
| ساعة | تنفيذ |
|---|---|
| 0 |
|
| 1 |
|
| 2 |
|
| 3 |
|
| 4 |
|
| 5 |
|
| 6 |
|
| 7 |
|
| 8 |
|
| 9 |
|
فقاعة خط الأنابيب
قد يتعامل المعالج ذو البنية الأنبوبية مع المخاطر عن طريق التوقف وخلق فقاعة في خط الأنابيب، مما يؤدي إلى دورة واحدة أو أكثر لا يحدث فيها أي شيء مفيد.
في الرسم التوضيحي على اليمين، في الدورة الثالثة، لا يستطيع المعالج فك تشفير التعليمة البنفسجية، ربما لأنه يقرر أن فك التشفير يعتمد على نتائج تنفيذ التعليمة الخضراء. يمكن للتعليمة الخضراء أن تنتقل إلى مرحلة التنفيذ ثم إلى مرحلة الكتابة كما هو مُجدول، لكن التعليمة البنفسجية تتوقف لدورة واحدة في مرحلة الجلب. التعليمة الزرقاء، التي كان من المقرر جلبها خلال الدورة الثالثة، تتوقف لدورة واحدة، وكذلك التعليمة الحمراء التي تليها.
بسبب الفقاعة (الأشكال البيضاوية الزرقاء في الرسم التوضيحي)، تكون دائرة فك التشفير الخاصة بالمعالج في وضع الخمول أثناء الدورة 3. وتكون دائرة التنفيذ الخاصة به في وضع الخمول أثناء الدورة 4، وتكون دائرة الكتابة في وضع الخمول أثناء الدورة 5.
عندما تخرج الفقاعة من خط الأنابيب (في الدورة 6)، يستأنف التنفيذ الطبيعي. لكن كل شيء الآن متأخر دورة واحدة. سيستغرق الأمر 8 دورات (من الدورة 1 إلى الدورة 8) بدلاً من 7 لتنفيذ التعليمات الأربع الموضحة بالألوان بالكامل. [ ب ]
انظر أيضاً
ملحوظات
- ↑ في المعالجات المبكرة ذات البنية الأنبوبية، مثل معالج PA-RISC من شركة هيوليت-باكارد ، والتي لم تكن تعتمد على هذه الأساليب الاستدلالية، كانت تُعالج المخاطر ببساطة عن طريق تنبيه المبرمج؛ في هذه الحالة، بأن تعليمة واحدة أو أكثر تلي التفرع ستُنفذ سواءً تم تنفيذ التفرع أم لا. قد يكون هذا مفيدًا؛ على سبيل المثال، بعد حساب رقم في سجل، يمكن أن يتبع التفرع الشرطي تحميل قيمة في السجل أكثر فائدة للحسابات اللاحقة في كلتا الحالتين، سواءً تم تنفيذ التفرع أم لا.
- ↑ لاحظ، مع ذلك، أنه حتى مع وجود الفقاعة، لا يزال المعالج قادرًا - على الأقل في هذه الحالة - على تنفيذ سلسلة التعليمات بشكل أسرع بكثير مما يمكن أن يفعله المعالج غير المتوازي.
مراجع
- ↑ غلاسكوفسكي، بيتر (18 أغسطس 2003). "وحدة المعالجة العصبية الاستثنائية من Xelerated - أول معالج حزم بيانات في العالم بسرعة 40 جيجابت/ثانية يحتوي على 200 وحدة معالجة مركزية" . تقرير المعالجات الدقيقة . 18 (8): 12-14 . تاريخ الاسترجاع: 20 مارس 2017 .
- ↑ "Xelerated تجلب تقنية 40 جيجابت/ثانية قابلة للبرمجة إلى شبكة إيثرنت السائدة" . 31 مايو 2003.
- ^ جون بول شين، ميكو هـ. ليباستي (2004). تصميم المعالج الحديث . ماكجرو هيل بروفيشنال . رقم ISBN 9780070570641.
- ↑ سونغ غو لي (2000). تصميم الحواسيب والأجهزة الرقمية المعقدة الأخرى . برنتيس هول . ISBN 9780130402677.
- ↑ روخاس، راؤول (أبريل–يونيو 1997). "إرث كونراد تسوزه: بنية Z1 وZ3" (ملف PDF) . حوليات IEEE لتاريخ الحوسبة . 19 (2): 5–16 . doi : 10.1109/85.586067 . مؤرشف (PDF) من الأصل بتاريخ 2022-07-03 . تم الاطلاع عليه بتاريخ 2022-07-03 .(12 صفحة)
- ↑ سلاتر، مايكل (يونيو 1990). "ما هو RISC؟" . IEEE Micro . ص 96-95 . تم الاطلاع عليه في 20 مارس 2023 .
- ↑ كلارك، دوغلاس و. ( 1987). تقنية خطوط الأنابيب والأداء في معالج VAX 8800. المؤتمر الدولي الثاني حول الدعم المعماري للغات البرمجة وأنظمة التشغيل (ASPLOS II). الصفحات 173-177 . تاريخ الاسترجاع: 18 يناير 2026 .
- ↑ "محاضرة CMSC 411 رقم 19، توجيه البيانات بتقنية التجزئة" . قسم علوم الحاسوب والهندسة الكهربائية، جامعة ميريلاند، مقاطعة بالتيمور . تاريخ الاسترجاع: 22 يناير 2020 .
- ↑ "الحوسبة عالية الأداء، ملاحظات الصف الحادي عشر" . hpc.serc.iisc.ernet.in. سبتمبر 2000. مؤرشف من الأصل بتاريخ 27-12-2013 . تم الاطلاع عليه بتاريخ 08-02-2014 .
روابط خارجية
- التنبؤ بالتفرع في عائلة بنتيوم ( نسخة من موقع Archive.org )
- مقال من موقع ArsTechnica حول تقنية خطوط الأنابيب
- بنية معالج خط الأنابيب ذي التدفق المعاكس
- المعالجات الدقيقة فائقة القياس
- معالجة التعليمات