التوازي على مستوى التعليم

التوازي على مستوى التعليمات ( ILP ) هو التنفيذ المتوازي أو المتزامن لتسلسل من التعليمات في برنامج حاسوبي . وبشكل أكثر تحديدًا، يشير ILP إلى متوسط ​​عدد التعليمات التي يتم تنفيذها في كل خطوة من خطوات هذا التنفيذ المتوازي. ^{[ 2 ] : 5}

يجب عدم الخلط بين البرمجة الخطية الفردية (ILP) والتزامن . في البرمجة الخطية الفردية، يوجد مسار تنفيذ واحد محدد لكل عملية . أما التزامن، فيتضمن تخصيص عدة مسارات تنفيذ لنوى وحدة المعالجة المركزية (CPU ) بالتناوب الصارم، أو بالتوازي الحقيقي إذا توفرت نوى كافية، حيث يُفضل أن تكون هناك نواة واحدة لكل مسار تنفيذ قابل للتنفيذ.

هناك منهجان للتوازي على مستوى التعليمات : الأجهزة والبرامج .

تم تطبيق التوازي على مستوى التعليمات (ILP) إما كتوازي ديناميكي على مستوى العتاد أو كتوازي ثابت على مستوى البرمجيات. في التوازي على مستوى العتاد، يقرر المعالج التعليمات التي سيتم تنفيذها بالتوازي أثناء تشغيل البرنامج، بينما في التوازي على مستوى البرمجيات ، يخطط المترجم مسبقًا للتعليمات التي سيتم تنفيذها بالتوازي. ^{[ 3 ]} تستخدم معالجات x86 الحديثة تقنيات متعددة لتحقيق التوازي على مستوى العتاد، بينما أتاحت بنية Itanium توازيًا كبيرًا على مستوى البرمجيات، لكنها اعتمدت عليه أيضًا لضمان كفاءة برمجياتها.

ضع في اعتبارك البرنامج التالي:

e = a + b f = c + d م = هـ * و 

تعتمد العملية الثالثة على نتائج العمليتين الأولى والثانية، لذا لا يمكن حسابها إلا بعد إتمامهما. مع ذلك، لا تعتمد العمليتان الأولى والثانية على أي عملية أخرى، لذا يمكن حسابهما في آنٍ واحد. إذا افترضنا أن كل عملية تستغرق وحدة زمنية واحدة، فإن هذه التعليمات الثلاث يمكن إتمامها في وحدتين زمنيتين، مما يعطي قيمة ILP تساوي 3/2.

يتمثل أحد أهداف مصممي المترجمات والمعالجات في تحديد أكبر قدر ممكن من التوازي على مستوى التعليمات (ILP) والاستفادة منه. عادةً ما تُكتب البرامج العادية وفق نموذج تنفيذ تسلسلي، حيث تُنفذ التعليمات واحدة تلو الأخرى وبالترتيب الذي يحدده المبرمج. يسمح التوازي على مستوى التعليمات للمترجم والمعالج بتداخل تنفيذ عدة تعليمات أو حتى تغيير ترتيب تنفيذها.

يختلف مقدار التوازي على مستوى التعليمات (ILP) في البرامج باختلاف التطبيقات. ففي بعض المجالات، مثل الرسومات الحاسوبية والحوسبة العلمية ، قد يكون هذا المقدار كبيرًا جدًا. بينما في تطبيقات أخرى، مثل التشفير، قد يكون التوازي أقل بكثير.

تشمل تقنيات البنية الدقيقة المستخدمة لاستغلال التوازي على مستوى التعليمات ما يلي:

• تقنية تسلسل التعليمات ، حيث يمكن أن يتداخل تنفيذ تعليمات متعددة جزئيًا.
• التنفيذ الفائق ، VLIW ، ومفاهيم الحوسبة المتوازية الصريحة ذات الصلة الوثيقة ، والتي يتم فيها استخدام وحدات تنفيذ متعددة لتنفيذ تعليمات متعددة بالتوازي.
• التنفيذ خارج الترتيب هو أسلوب تُنفذ فيه التعليمات بأي ترتيب لا يُخلّ بتبعيات البيانات. تجدر الإشارة إلى أن هذه التقنية مستقلة عن كلٍ من تقنية خطوط الأنابيب والتنفيذ فائق التوازي. تستخرج التطبيقات الحالية للتنفيذ خارج الترتيب ديناميكيًا (أي أثناء تنفيذ البرنامج ودون أي مساعدة من المُصرّف) توازي التعليمات من البرامج العادية. يتمثل البديل في استخراج هذا التوازي في وقت الترجمة ونقل هذه المعلومات إلى العتاد بطريقة ما. نظرًا لتعقيد توسيع نطاق تقنية التنفيذ خارج الترتيب، أعاد قطاع الصناعة النظر في مجموعات التعليمات التي تُشفّر صراحةً عمليات مستقلة متعددة لكل تعليمة.
• إعادة تسمية السجلات ، والتي تشير إلى تقنية تستخدم لتجنب التسلسل غير الضروري لعمليات البرنامج المفروضة من خلال إعادة استخدام السجلات بواسطة تلك العمليات، والتي تستخدم لتمكين التنفيذ خارج الترتيب.
• التنفيذ التخميني هو أسلوب يسمح بتنفيذ تعليمات كاملة أو أجزاء منها قبل التأكد من ضرورة تنفيذها. ومن أكثر أشكال التنفيذ التخميني شيوعًا هو التخمين في مسار التحكم، حيث تُنفذ التعليمات التي تلي تعليمة مسار التحكم (مثل التفرع) قبل تحديد هدف تعليمة مسار التحكم. وقد طُرحت عدة أشكال أخرى من التنفيذ التخميني، وهي قيد الاستخدام، بما في ذلك التنفيذ التخميني المُوجَّه بتوقع القيمة ، وتوقع اعتمادية الذاكرة ، وتوقع زمن استجابة ذاكرة التخزين المؤقت .
• يُستخدم التنبؤ بالتفرعات لتجنب التوقف ريثما يتم حل تبعيات التحكم. ويُستخدم التنبؤ بالتفرعات مع التنفيذ التخميني.

يستغل كل من المترجم والعتاد خاصية التوازي على مستوى التعليمات (ILP)، كما يوفر المترجم أيضًا توازيًا ضمنيًا ومتأصلًا في البرامج للعتاد من خلال تحسينات وقت الترجمة. تتضمن بعض تقنيات التحسين لاستخراج التوازي المتاح في البرامج جدولة التعليمات ، وتخصيص/إعادة تسمية المسجلات ، وتحسين الوصول إلى الذاكرة.

تُعد بنى تدفق البيانات فئة أخرى من البنى التي يتم فيها تحديد ILP بشكل صريح؛ للحصول على مثال حديث، انظر إلى بنية TRIPS .

في السنوات الأخيرة، استُخدمت تقنيات التوازي على مستوى التعليمات (ILP) لتحسين الأداء على الرغم من التفاوت المتزايد بين ترددات تشغيل المعالج وأوقات الوصول إلى الذاكرة (استخدمت تصميمات ILP المبكرة، مثل IBM System/360 Model 91، تقنيات ILP للتغلب على القيود التي يفرضها ملف التسجيل الصغير نسبيًا). حاليًا ، تُكلّف عقوبة فقدان البيانات في الذاكرة الرئيسية مئات دورات وحدة المعالجة المركزية. مع أنه من الممكن نظريًا استخدام ILP لتحمّل حتى مثل هذه التأخيرات في الذاكرة، إلا أن تكاليف استهلاك الموارد والطاقة المرتبطة بها غير متناسبة. علاوة على ذلك، يؤدي تعقيد هياكل الأجهزة الأساسية، وغالبًا زمن استجابتها، إلى انخفاض تردد التشغيل، مما يقلل من أي فوائد. لذا، تُثبت التقنيات المذكورة عدم كفايتها لمنع وحدة المعالجة المركزية من التوقف بسبب البيانات الخارجية. بدلًا من ذلك، يتجه القطاع نحو استغلال مستويات أعلى من التوازي يمكن تحقيقها من خلال تقنيات مثل المعالجة المتعددة والخيوط المتعددة . ^{[ 4 ]}

• تبعية البيانات
• التوازي على مستوى الذاكرة (MLP)

• أيكن، أليكس؛ بانيرجي، أوتال؛ كيجاريوال، أرون؛ نيكولاو، ألكساندرو (30 نوفمبر 2016). التوازي على مستوى التعليمات . الحوسبة الاحترافية (  الطبعة الأولى). سبرينغر. ISBN 978-1-4899-7795-3رقم الكتاب المعياري الدولي ( ISBN) 1-4899-7795-3.(276 صفحة)

• أساليب معالجة جدار الذاكرة
• مقال في مجلة Wired يشير إلى الورقة المذكورة أعلاه
• https://www.scribd.com/doc/33700101/Instruction-Level-Parallelism#scribd
• http://www.hpl.hp.com/techreports/92/HPL-92-132.pdf مؤرشف بتاريخ 4 مارس 2016 في أرشيف الإنترنت (Wayback Machine)