إنتل 4040

📅 آخر تحديث: ٣١ يوليو ٢٠٢٦
✍️ نُشر في: ٣١ يوليو ٢٠٢٦
📷 يحتوي على 4 صور
الموسوعة الحرة

يُعدّ معالج إنتل 4040 (" أربعون أربعون ") ثاني معالج دقيق رباعي البتات صممته وصنعته شركة إنتل . طُرح في عام 1974 كخليفة لمعالج إنتل 4004 ، وصُنع بتقنية 10 ميكرومتر ، ويعتمد على تقنية منطق PMOS ذات بوابة السيليكون المحسّنة . احتوى المعالج 4040 على 3000 ترانزستور [ 2 ] ، وكان قادرًا على تنفيذ ما يقارب 62000 تعليمة في الثانية .

كان الأداء العام وتصميم ناقل البيانات ووحدة الحساب والمنطق (ALU) متطابقة مع معالج 4004. تمثل التحسين الرئيسي في استخدام حزمة ثنائية الخطوط ذات 24 طرفًا أكبر ، مما منحه 8 أطراف إضافية مقارنةً بمعالج 4004 ذي 16 طرفًا. استُخدم طرفان من هذه الأطراف لتنفيذ المقاطعات ، التي كانت غائبة في معالج 4004 واعتُبرت إغفالًا كبيرًا. كما استُخدم طرفان آخران لتنفيذ نظام إيقاف/توقيف، مما وضع المعالج في وضع الطاقة المنخفضة وسمح أيضًا بالتشغيل خطوة بخطوة، مما سهّل عملية تصحيح الأخطاء بشكل كبير. استُخدم طرف آخر لاختيار بنك ذاكرة قراءة فقط (ROM) ثانٍ ، مما ضاعف سعة ذاكرة القراءة فقط التي يمكن للمعالج الوصول إليها مقارنةً بمعالج 4004.

للاستفادة من هذه المنافذ الجديدة، تم توسيع مجموعة التعليمات ، مما زادها إلى 60 تعليمة من 46 تعليمة الأصلية. بالإضافة إلى ذلك، تم توسيع ملف السجل الداخلي ومكدس الدفع لأسفل لدعم معالجة المقاطعات السريعة.

النوع الخزفي D4040
النسخة البلاستيكية P4040

وصف

4004

صُمم المعالج 4004 للاستخدام في الآلات الحاسبة الإلكترونية ، وترتبط العديد من ملاحظات تصميمه بهذا الغرض. فعلى سبيل المثال، لا يمكن قراءة شفرة البرنامج إلا من منطقة مخصصة لذاكرة القراءة فقط (ROM) ، وليس من ذاكرة الوصول العشوائي (RAM). ورغم إمكانية تنفيذ "مساحة ROM" باستخدام رقائق RAM، إلا أنه لم تكن هناك تعليمات قادرة على الكتابة إلى تلك المنطقة من الذاكرة، ولا تعليمات قادرة على قراءة شفرة البرنامج من مساحة RAM. وكانت الفكرة هي أن تُزود الأنظمة ببرنامج النظام على ذاكرة ROM، وتُستخدم كميات صغيرة من ذاكرة RAM للبيانات فقط، إن وُجدت. في الاستخدام المعتاد، تُستخدم "سجلات الفهرسة" الداخلية للتخزين أثناء العمليات الحسابية، حيث تستطيع السجلات الستة عشر ذات 4 بتات تخزين قيمة عشرية ثنائية الترميز مكونة من 8 أرقام ، وهو تنسيق البيانات المستخدم في الآلات الحاسبة. كما يحتوي على أربعة سجلات ذات 12 بتًا لتخزين عناوين البرنامج، وكان السجل العلوي هو عداد البرنامج ، بينما تعمل السجلات الثلاثة التالية كمكدس دفع لأسفل لاستدعاءات البرامج الفرعية .

لتقليل عدد الأطراف إلى 16 طرفًا فقط، احتوى المعالج 4004 الأصلي على أربعة أطراف بيانات فقط، مُخصصة لنقل البيانات والعناوين. وأشارت أطراف إضافية إلى ما إذا كان العنوان موجودًا في ذاكرة القراءة فقط (ROM) أو في إحدى "بنوك" ذاكرة الوصول العشوائي (RAM). ونظرًا لأن طول العنوان كان 12 بت، فقد استغرقت كتابة العنوان ثلاث دورات، بالإضافة إلى عملية القراءة أو الكتابة اللاحقة، وكان على الدوائر الخارجية تثبيت كل جزء من العنوان (4 بت) بين الدورات. وكانت التعليمات تتكون من 8 بت، لذا تطلب تحميل التعليمات التالية دورتين إضافيتين على الأقل، مما أدى إلى بطء الأداء على الرغم من سرعة الساعة العالية نسبيًا في ذلك الوقت.

4040

بنية i4040 الدقيقة. ملاحظة: تُستخدم "حافلة البيانات" أيضًا للعنونة.
مخطط توصيل شريحة Intel 4040 DIP

كان جهاز 4040 في الأساس امتدادًا لجهاز 4004، مع دبابيس إضافية، ومزيد من السجلات، وتعليمات جديدة للاستفادة من كليهما.

كان لدى المعالج 4004 طرف توصيل واحد لذاكرة القراءة فقط (ROM)، بينما أضاف المعالج 4040 طرف توصيل آخر لذاكرة القراءة فقط، مما سمح باستخدام بنكين من ذاكرة القراءة فقط. وقد أدى ذلك فعليًا إلى زيادة عنوان ذاكرة القراءة فقط من 12 إلى 13 بت، أي 8  كيلوبايت. على عكس التصاميم اللاحقة التي يمكن فيها ترميز الخطين ثنائيًا ، وبالتالي دعم أربعة بنوك، فإن رقائق ذاكرة القراءة فقط المستخدمة مع المعالجين 4004 و4040 كانت تستخدم هذين الخطين كأطراف اختيار الرقاقة ، وبالتالي كان بإمكان الخطين دعم بنكين فقط.

كان المعالج 4004 يفتقر إلى المقاطعات ، وهو ما شكّل قيدًا كبيرًا لبعض تطبيقات الوقت الحقيقي . أضاف المعالج 4040 دبوس إدخال جديدًا لاستدعاء المقاطعة، بالإضافة إلى دبوس إخراج للإشارة إلى اكتشاف إشارة المقاطعة والتعامل معها. ولأن المقاطعات تحتاج أيضًا إلى حفظ عنوان العودة، فقد تم توسيع ملف سجل المكدس إلى سبعة مداخل، بدلًا من ثلاثة. [ ملاحظة 1 ]

يبدأ رمز معالج المقاطعة عادةً بحفظ القيم في المسجلات ليتمكن رمز المقاطعة من استخدامها، ثم في النهاية ينسخ القيم من الذاكرة ليعود المعالج إلى حالته الأصلية قبل المقاطعة. مع تصميم الوصول إلى الذاكرة متعدد الدورات، كانت هذه العملية ستكون بطيئة للغاية. ولحل هذه المشكلة، أُضيفت ثمانية مسجلات إضافية في "بنك 1" جديد، وأصبحت المسجلات الستة عشر الأصلية "بنك 0" بأثر رجعي. عند استقبال مقاطعة، يستدعي رمز المعالج تعليمة لتبديل البنوك، مما يؤدي إلى استبدال سجلات البنك 0 من 0 إلى 7 في سجلات البنك 1. ثم يستخدم رمز المعالج هذه المسجلات الثمانية الأولى لأي بيانات محلية، تاركًا القيم الأصلية دون تغيير. عند اكتمال المعالج، يعيد ببساطة البنك 0 إلى مكانه. هذا قلل وقت التبديل إلى تعليمة واحدة، مما حسّن بشكل كبير أوقات استجابة المقاطعة.

أُضيفت أيضًا دبوس إيقاف الإدخال، ودبوس تأكيد إيقاف الإخراج المرتبط به. يمكن استخدام هذه الدبابيس لإيقاف المعالج أثناء قيام النظام بتنفيذ عمليات الإدخال/الإخراج أو مهام أخرى غير متعلقة بوحدة المعالجة المركزية، ولكن استخدامها كان أكثر شيوعًا لأغراض تصحيح الأخطاء، حيث يسمح بتنفيذ تعليمات المعالج خطوة بخطوة. عندما يكون المعالج في وضع الإيقاف، تدخل معظم مكونات الشريحة في حالة استهلاك منخفض للطاقة ومقاومة عالية، مما يقلل من استهلاك الطاقة. تبقى ساعات دورة المعالج قيد التشغيل لصالح الأجهزة الخارجية، بما في ذلك أي وحدات تحكم في المقاطعات اللازمة لإعادة تشغيل الشريحة، والتي تعتمد على تزامن هذه الوحدات.

للاستفادة من هذه الميزات الجديدة، ولدعم عوامل التشغيل المنطقية الجديدة AND، ORأضافت مجموعة التعليمات 14 تعليمات جديدة، ليصل المجموع إلى 60.

صفات

  • ناقل البيانات: 4 بت
  • ناقل العناوين: 12 بت لذاكرة القراءة فقط (متعددة الإرسال على ناقل البيانات؛ استغرقت العناوين ثلاث دورات ناقل للإرسال، كما هو الحال في 4004)، فعليًا 13 بت مع استخدام أوامر تبديل البنك؛ فعليًا 10 بت أو 8 بت لذاكرة الوصول العشوائي (عنوان مباشر 8 بت بالإضافة إلى واحد من أربعة، أي ما يعادل 2 بت، لاختيار البنك؛ تتطلب مواقع ذاكرة "الحالة" الإضافية البالغ عددها 256 استخدام أوامر الإدخال/الإخراج للقراءة أو الكتابة، من مساحة عنوان إجمالية 8 بت).
  • الجهد: -15 فولت تيار مستمر
  • تردد التشغيل: من 500 إلى 740  كيلوهرتز للساعة الرئيسية (ثنائية الطور، متداخلة)؛ من 62500 إلى 92500 دورة معالجة في الثانية، تتطلب كل تعليمة دورة معالجة واحدة أو دورتين للقراءة والتنفيذ، مما يعني متوسطًا تقريبيًا يبلغ 62 كيلو تعليمة في الثانية عند 740 كيلوهرتز مع مزيج متساوٍ. [ ملاحظة 2 ]  
  • الأداء: يُزعم أن زمن التنفيذ يبلغ حوالي 850  ميكروثانية لجمع عددين من 32 بت (8 أرقام BCD)، أو حوالي 1175 عملية من هذا القبيل في الثانية الواحدة، وحوالي 10 دورات معالجة لكل زوج من الأرقام. [ ملاحظة 3 ]

المصممون

اقترح فيديريكو فاجين المشروع، ووضع التصميم المعماري، وقاد عملية التصميم. أما التصميم التفصيلي فقد أنجزه توم إينيس . ويظهر القناع الأصلي بجانب الأحرف الأولى من اسم توم إينيس (TI) حرفين آخرين لمصممين آخرين لم يتم التعرف عليهما بعد (JO، EL).

رقائق دعم جديدة

  • مشغلات ناقل متوازية 4 بت 3216 و 3226 [ ملاحظة 4 ]
  • 4101 – ذاكرة وصول عشوائي ثابتة 256 × 4 بت [ ملاحظة 5 ]
  • 4201 – مولد الساعة، من 500 إلى 740  كيلوهرتز، باستخدام  بلورات بتردد من 4.000 إلى 5.185 ميجاهرتز
  • 4207 – منفذ إخراج للأغراض العامة 8 بت
  • 4209 - منفذ إدخال للأغراض العامة 8 بت
  • 4211 – منفذ إدخال/إخراج للأغراض العامة 8 بت
  • 4265 - وحدة إدخال/إخراج عامة قابلة للبرمجة. تحتوي على أربعة منافذ إدخال/إخراج 4 بت. تضم 14 وضعًا قابلاً للتحديد برمجيًا، يمكن برمجتها للتفاعل مع هذه المنافذ. لا تقتصر وظيفة 4265 على التفاعل مع 4040 فحسب، بل يمكنها أيضًا التفاعل مع معالج 8080A. كانت متوفرة بكميات تجريبية في المخزون في مارس 1976. [ 3 ] [ 4 ]
  • 4269 – لوحة مفاتيح/شاشة قابلة للبرمجة. تحتوي هذه الشريحة على برنامج نظام قابل للبرمجة عبر تعليمات تتحكم في كيفية التعامل مع هذه المنافذ. كانت متوفرة بكميات تجريبية في مارس 1976. [ 3 ] [ 5 ]
    • ميزات لوحة المفاتيح: تُصدر مقاطعة عند الضغط على أي مفتاح. تخزن ما يصل إلى 8 أحرف في مخزن مؤقت FIFO قبل معالجة وحدة المعالجة المركزية. يمكن ربطها بأجهزة الاستشعار ومفاتيح اللوحة ولوحات المفاتيح التي تدعمها بحجم آلة الكتابة عن بُعد بالكامل. تشمل وظائفها ترميز إدخال المفاتيح، والاستقصاء، وتخزين إدخال الأحرف في المخزن المؤقت، واستعادة الإدخال الزائد من لوحة المفاتيح.
    • ميزات العرض: يقوم بتشغيل وتحديث شاشات العرض أو مصفوفات المؤشرات التي يصل عددها إلى 128 عنصرًا أو مصباحًا. كما يقوم بتشغيل ما يصل إلى 20 حرفًا بتقنية التفريغ الغازي على شاشة عرض مثل شاشة Burroughs Self-Scan .
  • 4289 – واجهة الذاكرة القياسية (تحل محل 4008/4009) [ ملاحظة 6 ]
  • 4308 – ذاكرة قراءة فقط 1K × 8 بت بالإضافة إلى 4 منافذ إدخال/إخراج 4 بت [ ملاحظة 7 ]
  • 4316 – ذاكرة قراءة فقط 2K × 8 بت [ ملاحظة 8 ]
  • 4702 – 256 × 8 بت EPROM [ ملاحظة 9 ]

الاستخدام في أجهزة الكمبيوتر

استُخدم المعالج 4040 لأول مرة في حاسوب صغير في نظام تطوير Intellec 4 Mod 40 من Intel ، والذي صدر في أوائل عام 1975. [ 6 ] ووفقًا لمجلة Byte ، فإن أول حاسوب صغير من طرف ثالث مصمم حول معالج Intel 4040 كان Micro 440 ، والذي أصدرته شركة Comp-Sultants من هانتسفيل، ألاباما، في أواخر عام 1975. [ 7 ]

انظر أيضاً

ملحوظات

  1. ↑ بشكل افتراضي، تم دعم مستوى واحد فقط من المقاطعة، حيث تم تعطيل المزيد من الخدمة بمجرد تأكيد المقاطعة الأولية، ولا يمكن إعادة تمكينها إلا عند RTI، مما يسمح أساسًا بثلاثة مستويات من تكديس الروتين الفرعي داخل مقاطعة تحدث داخل روتين فرعي بعمق ثلاثة مستويات، ولكن يمكن إعادة تشغيل الكشف بأمر محدد.
  2. ↑ قد لا يكون هذا دقيقًا تمامًا ويستند إلى خصائص 4004؛ قد تتطلب بعض التعليمات المضافة دورات إضافية للتنفيذ، وخاصة أي تكديس سجلات خارجية مطلوب لمعالجة المقاطعات، ولكن لم يتم توضيح ذلك في الوثائق؛ تعتبر أوامر التوقف/الخطوة حالات خاصة تستغرق بطبيعة الحال ملايين الدورات للتنفيذ، ولكن نظرًا لأنها تحدث أساسًا "خارج" تدفق البرنامج المعتاد، فإنها لا تُحتسب في حساب السرعة.
  3. ↑ وبالمثل، استنادًا إلى الأداء المزعوم للمعالج 4004؛ فإنّ "850 ميكروثانية" هو رقم تقريبي ورد في كتيب قديم لشركة إنتل، وقد لا يكون دقيقًا تمامًا، لكن إجمالي وقت التنفيذ يُقدّر بحوالي 79 أو 80 دورة معالجة، وهو ما يتوافق تمامًا مع 10 دورات لكل زوج من الأرقام، أو 9 دورات لكل زوج بالإضافة إلى 7 دورات للإعداد وأي معالجة لاحقة ضرورية، أو 8 دورات لكل زوج بالإضافة إلى 15 دورة إضافية (إلخ). لم يتم تحديد مزيج التعليمات الفعلي، لذا بدون كل من شفرة المصدر وقائمة بأوقات تنفيذ التعليمات، من المستحيل التأكد. ربما كان من الممكن استخدام روتين جمع أكثر كفاءة على المعالج 4040 مقارنةً بالمعالج 4004، لكن التعليمات الإضافية لا تُشير إلى أي طريقة واضحة لتحقيق ذلك، ويبدو أنها تُركّز على معالجة أوجه القصور الأكثر وضوحًا في الشريحة السابقة، مثل نقص المقاطعات وإمكانية الإيقاف.
  4. ↑ يوفر قدرة عالية على تحمل التيار (حوالي 25 مللي أمبير) لأجهزة الإدخال/الإخراج الخارجية. يُزعم أنه مصمم للاستخدام مع المعالج 4289 فقط، لكن تصميمه يبدو عامًا إلى حد كبير وقد يكون قابلاً للتعديل ليناسب المعالج 4004/4040 الأساسي.
  5. أي دمج الذاكرة الرئيسية لأربعة معالجات 4002 في شريحة واحدة قابلة للاختيار بشكل فردي، ولكن بدون منفذ إدخال/إخراج 4 بت ولا ذاكرة "حالة" إضافية بسعة 64 كلمة يتم الوصول إليها بواسطة أوامر الإدخال/الإخراج. ونظرًا لاحتوائها على ناقل عناوين مخصص 8 بت، وناقلين منفصلين لإدخال وإخراج البيانات 4 بت، فإن المعالج 4101 مُصمم للاستخدام كوحدة طرفية تابعة للمعالج 4289 فقط. ويؤكد ذلك الادعاء بأن ذاكرة SRAM يمكن استخدامها "لذاكرة البرنامج القابلة للكتابة"، وهو أمر لا يمكن تحقيقه باستخدام معالج 4004 أو 4040 منفردًا.
  6. ↑ يسمح بتوصيل الذاكرة "القياسية" (بيانات متوازية 8 بت وعنونة متوازية تصل إلى 12 بت، حيث تكون الأخيرة على شكل عنوان 8 بت بالإضافة إلى اختيار شريحة ثنائي 4 بت) والأجهزة بالمعالجين 4004 أو 4040، بالإضافة إلى استخدام ذاكرة الوصول العشوائي (RAM) كذاكرة برنامج. (يمكن تثبيت المعالج 4289 بحيث يظهر للمعالج كذاكرة قراءة فقط (ROM) عادية من نوع 4001 بغض النظر عن الأجهزة المتصلة به؛ ولتعزيز هذا الوهم، فإنه يوفر أيضًا نفس خطوط الإدخال/الإخراج الأربعة التي يوفرها المعالج 4001). يمكن للمعالج 4040 الذي يستخدم معالجين 4289 أن يوفر تركيبات متنوعة من ذاكرة القراءة فقط (ROM) وذاكرة الوصول العشوائي (RAM) في قطاعات 2 كيلوبايت حتى 8 كيلوبايت إجمالاً، وذلك باستخدام نظام عنونة منفصل بسيط نسبيًا وعدد قليل من المعالجات 4101 و4308، على سبيل المثال، 3 × 4308 و8 × 4101 لذاكرة قراءة فقط (ROM) سعة 6 كيلوبايت وذاكرة وصول عشوائي (RAM) سعة 1 كيلوبايت.
  7. ↑ يستبدل مباشرةً أربع وحدات 4001 منفصلة بشريحة واحدة، بما في ذلك توفره بأربعة أنواع "معدنية" تستجيب لعناوين الشريحة المنطقية 0-3، 4-7، 8-11 و12-15، محاكاةً للإصدارات الستة عشر الأصلية من 4001
  8. ↑ مصمم للاستخدام في اتجاه مجرى 4289، حيث يقدم ناقل إدخال عناوين متوازي 11 بت وناقل إخراج بيانات متوازي منفصل 8 بت، بالإضافة إلى ثلاثة خطوط اختيار شريحة مشفرة ثنائياً (مما يسمح بتوفير ذاكرة قراءة فقط تصل إلى 16 كيلوبايت بنظام عنونة غير متوافق مع 4004/4040 على عدة مستويات مختلفة - على الرغم من أنه لا يمكن عنونة سوى اثنين من 4316، وبالتالي 4 كيلوبايت من ذاكرة القراءة فقط، أو 4316 واحد بالإضافة إلى ذاكرة الوصول العشوائي، بشكل مباشر بواسطة 4289 دون أجهزة إضافية و/أو تقنيات برمجة خاصة).
  9. ↑ أي يتم مسحها بالأشعة فوق البنفسجية بدلاً من المسح الإلكتروني، وهي مصممة للاستخدام مع المعالج 4289، حيث أنها تحتوي على ناقلات إدخال عناوين وإخراج بيانات منفصلة ومتوازية ذات 8 بت.

مراجع

  1. ↑ "دورة حياة وحدة المعالجة المركزية" . ذا سي بي يو شاك . 2005.
  2. 1 2 "cpu-collection.de >> Intel >> 4040" . www.cpu-collection.de .
  3. 1 2 شركة إنتل، "طرح مكونات الإدخال/الإخراج القابلة للبرمجة 4269 و4265 لأنظمة إنتل MCS-40 ذات 4 بت"، أخبار الحواسيب الصغيرة من إنتل، المجلد 3، العدد 1، يناير 1976، الصفحة 3
  4. ↑ شركة إنتل، "جهاز الإدخال/الإخراج للأغراض العامة القابل للبرمجة 4265"، كتالوج بيانات إنتل 1976 ، فبراير 1976، الصفحات 7-22
  5. ↑ شركة إنتل، "جهاز عرض لوحة المفاتيح القابل للبرمجة 4269"، كتالوج بيانات إنتل 1976 ، فبراير 1976، الصفحة 7-39
  6. ↑ كاتب في هيئة التحرير (مارس 1975). "إنتل تُقدّم 4/Mod 40" . مجلة مايكروكمبيوتر دايجست . 1 (9). جمعية مايكروكمبيوتر: 1، 3-4 - عبر أرشيف الإنترنت.
  7. ↑ هيلمرز، كارل تي. الابن، محرر. (ديسمبر 1975). "مايكرو-440" . بايت (4). منشورات بايت: 89 – عبر أرشيف الإنترنت.

للمزيد من القراءة