إنتل 8253

يُعد كل من Intel 8253 و 8254 مؤقتات فاصلية قابلة للبرمجة (PITs)، والتي تؤدي وظائف التوقيت والعد باستخدام ثلاثة عدادات 16 بت. ^{[ 1 ]}

صُممت عائلة معالجات 825x في الأساس لمعالجات Intel 8080/8085 ، ولكنها استُخدمت لاحقًا في أنظمة متوافقة مع x86. وتوجد رقائق 825x، أو دائرة مكافئة مُدمجة في رقاقة أكبر، في جميع أجهزة الكمبيوتر المتوافقة مع IBM PC وأجهزة الكمبيوتر السوفيتية مثل Vector-06C .

في الأجهزة المتوافقة مع الحاسوب الشخصي، تُخصص قناة المؤقت 0 لمقاطعة الأجهزة ذات الأولوية القصوى ( IRQ -0). وتُخصص قناة المؤقت 1 لتحديث ذاكرة الوصول العشوائي الديناميكية (DRAM) (على الأقل في الطرازات القديمة قبل معالج 80386). أما قناة المؤقت 2 فتُخصص لمكبر صوت الحاسوب الشخصي .

يدعم إصدار Intel 82c54 (c اختصارًا لمنطق CMOS ) إشارات ساعة تصل إلى 10 ميجاهرتز. ^{[ 1 ]}

تاريخ

تم وصف المعالج 8253 في منشور "كتالوج بيانات المكونات" الصادر عن شركة إنتل عام 1980. أما المعالج 8254، الذي وُصف بأنه نسخة مطورة من المعالج 8253 بترددات ساعة أعلى، فقد وردت بياناته الأولية في منشور "كتالوج بيانات المكونات" الصادر عن شركة إنتل عام 1982.

تم تنفيذ المعالج 8254 في نظام HMOS ويحتوي على أمر "قراءة البيانات مرة أخرى" غير متوفر في المعالج 8253، ويسمح بقراءة وكتابة نفس العداد بالتناوب. ^{[ 2 ]}

تُطبّق أجهزة الكمبيوتر الحديثة المتوافقة، سواءً عند استخدام معالجات SoC أو جسر الجنوب، عادةً توافقًا كاملاً مع معيار 8254 لضمان التوافق مع الإصدارات السابقة وقابلية التشغيل البيني. ^{[ 3 ]} يُعدّ أمر Read Back ميزة إدخال/إخراج أساسية لضمان قابلية التشغيل البيني مع المعالجات متعددة النوى ووحدات معالجة الرسومات.

المتغيرات

يوجد إصدار عسكري من معالج Intel M8253 بنطاق درجة حرارة يتراوح بين -55 درجة مئوية و+125 درجة مئوية، ويتميز بتفاوت طاقة ±10% عند جهد 5 فولت. ^{[ 4 ]} تم تصنيع إصدار 82C53 CMOS المتاح لدى شركة Oki Electronic Industry Co., Ltd. [ ^{5 ] كان} إصدار Intel 82C54 المتاح عبارة عن شريحة PLCC ذات 28 طرفًا، وقد تم طرحه في الربع الأول من عام 1986. ^{[ 6 ]}

سمات

يحتوي المؤقت على ثلاثة عدادات، مرقمة من 0 إلى 2. ^{[ 7 ]} يمكن برمجة كل قناة للعمل في أحد الأوضاع الستة. بمجرد برمجتها، تعمل القنوات بشكل مستقل. ^{[ 1 ]}

يحتوي كل عداد على مدخلين - "CLK" ( مدخل الساعة ) و"GATE" - ومدخل واحد، "OUT"، لإخراج البيانات. العدادات الثلاثة هي عدادات تنازلية 16 بت مستقلة عن بعضها البعض، ويمكن قراءتها بسهولة بواسطة وحدة المعالجة المركزية . ^{[ 8 ]}

تحتوي وحدة تخزين ناقل البيانات على منطق لتخزين البيانات بين المعالج الدقيق والسجلات الداخلية. ولها 8 دبابيس إدخال، وعادة ما يتم تسميتها D7..D0، حيث D7 هو البت الأكثر أهمية .
تحتوي دائرة القراءة/الكتابة على 5 دبابيس، وهي موضحة أدناه. يشير الرمز " X " إلى أن X إشارة فعالة عند انخفاض الجهد.
- RD : قراءة الإشارة
- WR : إشارة الكتابة
- CS : إشارة اختيار الشريحة
- A0، A1: خطوط العناوين

يتم تغيير وضع تشغيل PIT عن طريق ضبط إشارات الأجهزة المذكورة أعلاه. على سبيل المثال، للكتابة إلى سجل كلمة التحكم، يجب ضبط CS = 0، RD = 1، WR = 0، A1 = A0 = 1.

يحتوي سجل كلمة التحكم على المعلومات المبرمجة التي سيرسلها المعالج الدقيق إلى الجهاز. وهو يحدد كيفية عمل كل قناة من قنوات PIT منطقيًا. ويستغرق كل وصول إلى هذه المنافذ حوالي 1 ميكروثانية.

لتهيئة العدادات، يجب على المعالج الدقيق كتابة كلمة تحكم (CW) في هذا السجل. ويمكن القيام بذلك عن طريق ضبط القيم المناسبة لدبابيس وحدة منطق القراءة/الكتابة، ثم إرسال كلمة التحكم إلى وحدة تخزين البيانات/الناقل.

يحتوي سجل كلمة التحكم على 8 بتات، مُرقمة من D7 إلى D0 (حيث D7 هو البت الأكثر أهمية ). عملية فك التشفير معقدة نوعًا ما. تُحدد معظم القيم معلمات أحد العدادات الثلاثة:

تحدد البتتان الأكثر أهمية (إن لم تكن 11 بتة) سجل العداد الذي ينطبق عليه الأمر.
تحدد البتتان التاليتان (إن لم تكونا 00) التنسيق المستخدم لعمليات القراءة/الكتابة اللاحقة في سجل العداد. يُضبط هذا عادةً على وضع تتناوب فيه عمليات الوصول بين البايت الأقل أهمية والبايت الأكثر أهمية. أحد الفروق بين 8253 و8254 هو أن الأول كان يحتوي على بت داخلي واحد يؤثر على كلٍ من عمليات القراءة والكتابة، لذا إذا تم ضبط التنسيق على بايتين، فإن قراءة البايت الأقل أهمية ستؤدي إلى توجيه عملية الكتابة التالية إلى البايت الأكثر أهمية. أما 8254 فقد استخدم بتات منفصلة للقراءة والكتابة.
تحدد البتات الثلاث التالية الوضع الذي سيعمل فيه العداد.
تحدد البتة الأقل أهمية ما إذا كان العداد سيعمل بنظام العد الثنائي أو نظام العد العشري المختلط (BCD ). (نادراً ما يُستخدم العد بنظام BCD وقد لا يتم تنفيذه بشكل صحيح في المحاكيات أو الجسور الجنوبية).

لكن هناك شكلان آخران:

يُثبّت هذا الأمر عدادًا لمؤقت مُحدد. في القراءة التالية، بدلًا من إرجاع قيمة العداد لحظة القراءة، يُرجع قيمة العداد لحظة تنفيذ أمر التثبيت. بعد اكتمال القراءة، تُرجع عمليات القراءة اللاحقة قيمة العداد الحالية. عند استخدام أمر التثبيت، لا يتغير الوضع ولا حالة BCD.
(خاص بـ 8254 فقط) تثبيت الحالة و/أو العد لعدة مؤقتات. يتيح ذلك تنفيذ أوامر تثبيت متعددة في وقت واحد باستخدام خريطة بت. كما يمكن قراءة إعدادات القناة الحالية بالإضافة إلى العد.

كلمة التحكم 8253/8254
بت #/الاسم								وصف مختصر
D7 SC1	D6 SC2	D5 RW1	D4 RW0	D3 M2	D2 M1	D1 M0	D0 BCD	وصف مختصر
0	0	شكل		وضع			BCD	ضبط وضع العداد 0
0	1	شكل		وضع			BCD	ضبط وضع العداد 1
1	0	شكل		وضع			BCD	ضبط وضع العداد 2 (عند المنفذ 42h)
1	1	عدد	حالة	C2	ج1	C0	x	أمر القراءة (8254 فقط)

عداد		0	0	— x —				قم بتثبيت قيمة العداد. ستقرأ القراءة التالية للعداد لقطة من القيمة.
عداد		0	1	وضع			BCD	قراءة/كتابة البايت الأدنى من قيمة العداد فقط
عداد		1	0	وضع			BCD	قراءة/كتابة البايت الأعلى من قيمة العداد فقط
عداد		1	1	وضع			BCD	قراءة/كتابة البايت الأدنى ثم البايت الأعلى من قيمة العداد مرتين

عداد		شكل		0	0	0	BCD	الوضع 0: مقاطعة عند عد المحطات الطرفية
عداد		شكل		0	0	1	BCD	الوضع 1: طلقة واحدة قابلة لإعادة التشغيل بواسطة الأجهزة
عداد		شكل		x	1	0	BCD	الوضع 2: مولد المعدل
عداد		شكل		x	1	1	BCD	الوضع 3: الموجة المربعة
عداد		شكل		1	0	0	BCD	الوضع 4: وميض يتم تشغيله بواسطة البرنامج
عداد		شكل		1	0	1	BCD	الوضع 5: وميض يتم تشغيله بواسطة الأجهزة (قابل لإعادة التشغيل)

عداد		شكل		وضع			0	العداد هو عداد ثنائي مكون من 16 بت (0–65535)
عداد		شكل		وضع			1	العداد هو عداد عشري مشفر ثنائي مكون من 4 أرقام (0–9999).

1	1	عدد	حالة	C2	ج1	C0	x	أمر القراءة (8254 فقط)
1	1	0	0	C2	ج1	C0	x	ستقرأ القراءة التالية للعدادات المحددة حالة التثبيت، ثم تقوم بالعد.
1	1	0	1	C2	ج1	C0	x	ستقرأ القراءة التالية للعدادات المحددة العدد المخزن.
1	1	1	0	C2	ج1	C0	x	ستقرأ القراءة التالية للعدادات المحددة حالة التثبيت.
1	1	1	1	C2	ج1	C0	x	لا تفعل شيئًا (لا تقم بتثبيت أي شيء على أي من الطاولات أو جميعها)
1	1	عدد	حالة	0	0	0	x	لا تقم بأي شيء (قم بضبط عدد الأقفال و/أو الحالة على عدم وجود عدادات)
1	1	عدد	حالة	1	ج1	C0	x	يتم تطبيق أمر القراءة على العداد 2
1	1	عدد	حالة	C2	1	C0	x	يتم تطبيق أمر القراءة على العداد 1
1	1	عدد	حالة	C2	ج1	1	x	يتم تطبيق أمر القراءة على العداد 0

عند ضبط نقطة التزامن (PIT)، يرسل المعالج الدقيق أولًا رسالة تحكم، ثم رسالة عدّ إلى نقطة التزامن. تبدأ عملية العدّ بعد أن تستقبل نقطة التزامن هاتين الرسالتين، وفي بعض الحالات، عند اكتشافها الحافة الصاعدة لإشارة دخل البوابة (GATE). تنسيق بايت الحالة: يسمح البت 7 للبرنامج بمراقبة الحالة الحالية لدبوس الإخراج (OUT). يشير البت 6 إلى إمكانية قراءة العدّ؛ فعندما يكون هذا البت 1، يكون عنصر العدّ لم يُحمّل بعد ولا يمكن للمعالج قراءته. أما البتات من 5 إلى 0 فهي نفسها البتات الأخيرة المكتوبة في سجل التحكم.

8254 كلمة الحالة
بت #/الاسم								وصف مختصر
حالة الإخراج D7	عدد القيم الفارغة في D6	D5 RW1	D4 RW0	D3 M2	D2 M1	D1 M0	D0 BCD	وصف مختصر
0								دبوس الإخراج هو 0
1								دبوس الإخراج هو 1
	0							يمكن قراءة العداد
	1							يتم ضبط العداد
		شكل		وضع			BCD	بتات وضع العداد، كما هو محدد لسجل كلمة التحكم

أوضاع التشغيل

تُحدد البتات D3 وD2 وD1 في كلمة التحكم وضع تشغيل المؤقت. يوجد ستة أوضاع إجمالاً؛ في الوضعين 2 و3، يتم تجاهل البت D3، لذا فإن الوضعين 6 و7 هما اسمان بديلان للوضعين 2 و3.

جميع الأوضاع حساسة لمدخل GATE، حيث يؤدي ارتفاع GATE إلى التشغيل العادي، لكن تأثيرات انخفاض GATE تعتمد على الوضع:

الوضعان 0 و 4: يتم تعليق العد أثناء انخفاض مستوى GATE، ويتم استئنافه أثناء ارتفاع مستوى GATE.
الوضعان 1 و5: تبدأ الحافة الصاعدة لإشارة GATE العد. قد تنخفض إشارة GATE دون التأثير على العد، ولكن ستؤدي حافة صاعدة أخرى إلى إعادة العد من البداية.
الوضعان 2 و3: يؤدي انخفاض إشارة البوابة (GATE) إلى ارتفاع إشارة الخرج (OUT) فورًا (دون انتظار نبضة الساعة) وإعادة ضبط العداد (عند الحافة الهابطة التالية لنبضة الساعة). وعندما ترتفع إشارة البوابة (GATE) مرة أخرى، يبدأ العد من جديد.

الوضع 0 (000): مقاطعة عند العد النهائي

يُستخدم الوضع 0 لتوليد تأخير زمني دقيق تحت تحكم برمجي. في هذا الوضع، يبدأ العداد بالعد من قيمة العد الأولية المُحمّلة فيه، وصولاً إلى الصفر. معدل العد يساوي تردد ساعة الإدخال.

يتم ضبط طرف الإخراج (OUT) على مستوى منخفض بعد كتابة كلمة التحكم، ويبدأ العد بعد دورة ساعة واحدة من برمجة العد (COUNT). يبقى طرف الإخراج (OUT) منخفضًا حتى يصل العداد إلى الصفر، وعندها يتم ضبطه على مستوى عالٍ حتى يُعاد تحميل العداد أو تُكتب كلمة التحكم. يعود العداد إلى وضعه 0xFFFFالأصلي داخليًا ويستمر في العد، لكن طرف الإخراج (OUT) لا يتغير مرة أخرى. يجب أن تبقى إشارة البوابة (Gate) نشطة عند مستوى عالٍ للعد الطبيعي. إذا انخفضت إشارة البوابة (Gate)، يتوقف العد، ويستأنف عند ارتفاعها مرة أخرى.

عند تحميل البايت الأول من العد الجديد في سجل العد، فإنه يوقف العد السابق.

الوضع 1 (001): لقطة واحدة قابلة للبرمجة

في هذا الوضع، يمكن استخدام 8253 كمذبذب أحادي الاستقرار . ويتم استخدام مدخل البوابة كمدخل تشغيل.

ستكون إشارة الخرج (OUT) عالية في البداية. ستنخفض إشارة الخرج (OUT) عند نبضة الساعة التي تلي إشارة التشغيل لبدء النبضة الواحدة، وستبقى منخفضة حتى يصل العداد إلى الصفر. ثم سترتفع إشارة الخرج (OUT) وتبقى عالية حتى نبضة الساعة التي تلي إشارة التشغيل التالية.

بعد كتابة كلمة التحكم والعدّ الأولي، يتم تجهيز العداد. يؤدي التفعيل إلى تحميل العداد وخفض مستوى خرجه (OUT) عند نبضة الساعة التالية، مما يبدأ نبضة واحدة. ينتج عن عدّ أولي بقيمة N نبضة واحدة مدتها N دورة ساعة.

يمكن إعادة تشغيل النبضة الواحدة، لذا سيظل خرج الإشارة منخفضًا لعدد N من نبضات الساعة بعد أي تشغيل. يمكن تكرار نبضة النبضة الواحدة دون إعادة كتابة نفس القيمة في العداد. لا يؤثر البوابة على خرج الإشارة. إذا كُتبت قيمة جديدة في العداد أثناء نبضة النبضة الواحدة، فلن تتأثر النبضة الحالية إلا إذا أُعيد تشغيل العداد. في هذه الحالة، يُحمّل العداد بالقيمة الجديدة وتستمر نبضة النبضة الواحدة حتى تنتهي صلاحية القيمة الجديدة.

الوضع 2 (X10): مولد المعدل

في هذا الوضع، يعمل الجهاز كعداد قسمة على n، والذي يستخدم عادة لتوليد مقاطعة ساعة الوقت الحقيقي .

كما هو الحال في الأوضاع الأخرى، ستبدأ عملية العد في دورة الساعة التالية بعد إرسال إشارة العد. سيبقى خرج الإشارة عاليًا حتى يصل العداد إلى 1، ثم ينخفض لمدة نبضة ساعة واحدة. في الدورة التالية، يُعاد تحميل العد، ويرتفع خرج الإشارة مرة أخرى، وتتكرر العملية برمتها.

يعتمد الوقت بين النبضات العالية على العدد المحدد مسبقًا في سجل العداد، ويتم حسابه باستخدام الصيغة التالية:

القيمة المراد تحميلها في العداد = $f_{\rm {input}} \over f_{\rm {output}}$

لاحظ أن القيم في سجل العد تتراوح من $n$ إلى 1؛ لا يصل السجل أبدًا إلى الصفر.

الوضع 3 (X11): مولد موجة مربعة

هذا الوضع مشابه للوضع 2. ومع ذلك، فإن مدة نبضات الساعة العالية والمنخفضة للإخراج ستختلف عن الوضع 2.

يفترض $n$ إذا كان الرقم المُحمّل في العداد (رسالة العد)، فسيكون الناتج مرتفعًا. $\left\lceil {n \over 2}\right\rceil$ عدد، ومنخفض بالنسبة $\left\lfloor {n \over 2}\right\rfloor$ يُحسب. وبالتالي، ستكون الفترة $n$ يُحتسب، وإذا $n$ من الغريب أن نصف الدورة الإضافية تُقضى مع ارتفاع مستوى OUT.

الوضع 4 (100): وميض يتم تشغيله بواسطة البرنامج

بعد تحميل كلمة التحكم والعداد، سيظل الخرج مرتفعًا حتى يصل العداد إلى الصفر. ثم سيولد العداد نبضة منخفضة لدورة ساعة واحدة (نبضة ستروب) - وبعد ذلك سيعود الخرج إلى حالة عالية مرة أخرى.

يؤدي انخفاض إشارة GATE إلى تعليق العد، والذي يستأنف عندما ترتفع إشارة GATE مرة أخرى.

الوضع 5 (101): وميض يتم تشغيله بواسطة الأجهزة

هذا الوضع مشابه للوضع 4. ومع ذلك، يتم تشغيل عملية العد بواسطة مدخل البوابة.

بعد استلام كلمة التحكم وإشارة العد، يتم ضبط الخرج على مستوى عالٍ. بمجرد أن يكتشف الجهاز حافة صاعدة على مدخل البوابة، يبدأ العد. عندما يصل العداد إلى الصفر، ينخفض الخرج لدورة ساعة واحدة، ثم يرتفع مرة أخرى، ليكرر الدورة عند الحافة الصاعدة التالية للبوابة.

برمجة أجهزة الكمبيوتر الشخصية من IBM

استُخدم المعالج 8253 في أجهزة الكمبيوتر المتوافقة مع IBM PC منذ طرحها عام 1981. ^{[ 9 ]} في العصر الحديث، لم يعد هذا المعالج (PIT) مُدمجًا كشريحة منفصلة في أجهزة الكمبيوتر x86، بل أصبح جزءًا من جسر اللوحة الأم الجنوبي . في مجموعة الشرائح الحديثة، قد يظهر هذا التغيير في صورة سرعة وصول ملحوظة إلى سجلات المعالج في مساحة عناوين الإدخال/الإخراج x86 .

تعمل جميع أجهزة الكمبيوتر المتوافقة مع معالج PIT بتردد ساعة يبلغ 105/88 = 1.19318 ميجاهرتز ، أي ما يعادل ثلث تردد نبضة ألوان NTSC ، والذي ينتج عن قسمة تردد ساعة النظام (14.31818 ميجاهرتز) على 12. هذا التردد موروث من أجهزة الكمبيوتر الأولى التي تعمل بتقنية CGA ، حيث كانت تستمد جميع الترددات اللازمة من بلورة كوارتز واحدة . ولإتاحة إخراج التلفزيون، كان لا بد من تشغيل هذا المذبذب بتردد مضاعف لتردد الموجة الحاملة الفرعية للألوان في NTSC. هذا التردد، عند قسمته على 2^ ¹⁶ (أكبر قاسم يمكن أن يقبله معالج 8253)، ينتج عنه مقاطعة مؤقت بتردد ≈18.2 هرتز، وهو التردد المستخدم في نظام التشغيل MS-DOS والأنظمة المشابهة.

في أجهزة الكمبيوتر الشخصية الأصلية من IBM، يُستخدم العداد 0 لتوليد مقاطعة ضبط الوقت. ويُستخدم العداد 1 لتشغيل تحديث ذاكرة الوصول العشوائي الديناميكية (DRAM) . ويُستخدم العداد 2 لتوليد نغمات عبر مكبر صوت الكمبيوتر .

تتضمن اللوحات الأم الحديثة عدادات إضافية عبر واجهة التكوين والطاقة المتقدمة (ACPI)، وعدادًا على وحدة التحكم المحلية المتقدمة القابلة للبرمجة للمقاطعات ، ومؤقت أحداث عالي الدقة . كما يوفر المعالج المركزي نفسه خاصية عداد الطابع الزمني .

في أجهزة الكمبيوتر الشخصية، يكون عنوان المؤقت 0 (الشريحة) في المنفذ 40h..43h ويكون عنوان المؤقت الثاني 1 (الشريحة) في المنفذ 50h..53h.

في أجهزة الكمبيوتر الشخصية x86، تقوم العديد من أنظمة BIOS الخاصة ببطاقات الفيديو وأنظمة BIOS الخاصة بالنظام بإعادة برمجة العداد الثاني لاستخدامها الخاص. تحدث إعادة البرمجة عادةً أثناء تغيير وضع الفيديو، عندما قد يتم تشغيل BIOS الخاص ببطاقة الفيديو ، وأثناء تغيير وضع إدارة النظام وحالة توفير الطاقة، عندما قد يتم تشغيل BIOS الخاص بالنظام. هذا يمنع أي استخدامات بديلة خطيرة للعداد الثاني للمؤقت في العديد من أنظمة x86.

كما ذُكر سابقًا، تُستخدم القناة 0 كعداد. عادةً، تُضبط القيمة الابتدائية للعداد بإرسال بايتات إلى سجلات منفذ الإدخال/الإخراج للتحكم، ثم إلى سجلات منفذ البيانات (تُرسل القيمة 36h إلى المنفذ 43h، ثم البايت الأدنى إلى المنفذ 40h، ثم يُرسل البايت الأعلى إلى المنفذ 40h مرة أخرى). يبدأ العداد بالعد التنازلي حتى يصل إلى الصفر، ثم يُرسل مقاطعة عتادية (IRQ 0، INT 8) إلى وحدة المعالجة المركزية . بعد ذلك، يُعاد ضبط العداد إلى قيمته الابتدائية ويبدأ العد التنازلي من جديد. أسرع تردد ممكن للمقاطعة يزيد قليلًا عن نصف ميغاهرتز. أما أبطأ تردد ممكن، وهو التردد المستخدم عادةً في أجهزة الكمبيوتر التي تعمل بنظام MS-DOS أو أنظمة تشغيل متوافقة، فيبلغ حوالي 18.2 هرتز. في أنظمة التشغيل هذه التي تعمل في الوضع الحقيقي ، يُسجل نظام الإدخال/الإخراج الأساسي (BIOS) عدد استدعاءات المقاطعة 8 التي يتلقاها في عنوان الوضع الحقيقي 0040:006c، والذي يمكن للبرنامج قراءته.

أثناء عدّ المؤقت تنازليًا، يمكن قراءة قيمته مباشرةً بقراءة منفذ الإدخال/الإخراج مرتين ، أولًا للبايت الأدنى، ثم للبايت الأعلى. مع ذلك، في تطبيقات العدادات ذاتية التشغيل، كما هو الحال في أجهزة الكمبيوتر الشخصية x86، من الضروري أولًا كتابة أمر قفل للقناة المطلوبة في سجل التحكم، بحيث ينتمي البايتان المقروءان إلى القيمة نفسها.

بحسب وثيقة صادرة عن مايكروسوفت عام 2002، "نظراً لأن عمليات القراءة والكتابة من وإلى هذا الجهاز [8254] تتطلب الاتصال عبر منفذ إدخال/إخراج، فإن برمجته تستغرق عدة دورات، وهو أمر مكلف للغاية بالنسبة لنظام التشغيل. ولهذا السبب، لا تُستخدم وظيفة عدم الدورية عملياً." ^{[ 10 ]}

انظر أيضاً

توفر شركة لابيك مؤقتًا قابلاً للبرمجة
HPET

مراجع

1 2 3 "مؤقت الفاصل الزمني القابل للبرمجة Intel 82C54 CHMOS" (ملف PDF) (ورقة البيانات). مؤرشف من الأصل (ملف PDF) بتاريخ 3 يونيو 2015. تم الاطلاع عليه بتاريخ 26 نوفمبر 2012 .
↑ ديبالي أ. جودسي؛ أتول ب. جودسي (2007). المعالجات الدقيقة المتقدمة . منشورات تقنية. ص 74. ISBN 978-81-89411-33-6.
↑ "إنتل" (ملف PDF) . pdf.datasheetcatalog.com .
↑ شركة إنتل، "المكونات الأساسية: الاستخبارات العسكرية: المؤقتات، وذاكرة القراءة فقط القابلة للمسح والبرمجة، وحوامل الرقائق بدون أسلاك"، الحلول، مارس/أبريل 1983، الصفحة 12.
↑ شركة إنتل، "خبر عاجل: إنتل ترخص أوكي على إصدار CMOS من عدة منتجات"، حلول، يوليو/أغسطس 1984، الصفحة 1.
↑ آشبورن، جيم؛ "التغليف المتقدم: القليل يُحدث فرقًا كبيرًا"، شركة إنتل، حلول، يناير/فبراير 1986، الصفحة 2
↑ "8254/82C54: مقدمة عن مؤقت الفاصل الزمني القابل للبرمجة" . شركة إنتل. مؤرشف من الأصل في 22 نوفمبر 2016. تم الاطلاع عليه في 21 أغسطس 2011 .
↑ "ورقة بيانات MSM 82c53" (ملف PDF) . مؤرشفة من الأصل (ملف PDF) بتاريخ 6 ديسمبر 2014. تم الاطلاع عليها بتاريخ 26 نوفمبر 2012 .
↑ "إرشادات لتوفير دعم مؤقت الوسائط المتعددة" . مايكروسوفت . 20 سبتمبر 2002. تم الاطلاع عليه في 13 أكتوبر 2010 .
↑ إرشادات لتوفير دعم مؤقت الوسائط المتعددة

للمزيد من القراءة

جيلوي، فرانك فان (1997). الحاسوب الشخصي غير الموثق: دليل المبرمج للإدخال/الإخراج، ووحدات المعالجة المركزية، ومناطق الذاكرة الثابتة (الطبعة الثانية المصورة ). أديسون-ويسلي. ISBN 978-0-201-47950-8.
شركة إنتل، "مؤقت الفاصل الزمني القابل للبرمجة 8253"، دليل مستخدم أنظمة الحواسيب الصغيرة إنتل 8080، سبتمبر 1975، صفحة 5-169، من موقع bitsaver.org بصيغة PDF

روابط خارجية

ورقة بيانات 82C54
نظرة عامة على شريحة Intel 8253 PIT (مؤرشفة بتاريخ 29 سبتمبر 2011 في أرشيف الإنترنت)
بيانات كاملة عن معالج Intel 8253، مؤرشفة بتاريخ 20 فبراير 2012 على موقع Wayback Machine
الأسئلة الشائعة حول مؤقت الفاصل الزمني القابل للبرمجة 8254/82C54
مؤقت الفاصل الزمني القابل للبرمجة - ويكي تطوير أنظمة التشغيل

[i82c54-1] 1 2 3 "مؤقت الفاصل الزمني القابل للبرمجة Intel 82C54 CHMOS" (ملف PDF) (ورقة البيانات). مؤرشف من الأصل (ملف PDF) بتاريخ 3 يونيو 2015. تم الاطلاع عليه بتاريخ 26 نوفمبر 2012 .

[2] ديبالي أ. جودسي؛ أتول ب. جودسي (2007). المعالجات الدقيقة المتقدمة . منشورات تقنية. ص 74. ISBN 978-81-89411-33-6.

[3] "إنتل" (ملف PDF) . pdf.datasheetcatalog.com .

[4] شركة إنتل، "المكونات الأساسية: الاستخبارات العسكرية: المؤقتات، وذاكرة القراءة فقط القابلة للمسح والبرمجة، وحوامل الرقائق بدون أسلاك"، الحلول، مارس/أبريل 1983، الصفحة 12.

[5] شركة إنتل، "خبر عاجل: إنتل ترخص أوكي على إصدار CMOS من عدة منتجات"، حلول، يوليو/أغسطس 1984، الصفحة 1.

[6] آشبورن، جيم؛ "التغليف المتقدم: القليل يُحدث فرقًا كبيرًا"، شركة إنتل، حلول، يناير/فبراير 1986، الصفحة 2

[Intel_8254-7] "8254/82C54: مقدمة عن مؤقت الفاصل الزمني القابل للبرمجة" . شركة إنتل. مؤرشف من الأصل في 22 نوفمبر 2016. تم الاطلاع عليه في 21 أغسطس 2011 .

[8] "ورقة بيانات MSM 82c53" (ملف PDF) . مؤرشفة من الأصل (ملف PDF) بتاريخ 6 ديسمبر 2014. تم الاطلاع عليها بتاريخ 26 نوفمبر 2012 .

[9] "إرشادات لتوفير دعم مؤقت الوسائط المتعددة" . مايكروسوفت . 20 سبتمبر 2002. تم الاطلاع عليه في 13 أكتوبر 2010 .

[10] إرشادات لتوفير دعم مؤقت الوسائط المتعددة

[ 1 ]

[ 2 ]

[ 3 ]

[ 4 ]

5 ] كان

[ 6 ]

[ 7 ]

[ 8 ]

[ 9 ]

[ 10 ]