الالتصاق

يُعدّ التداخل (Latch-up) نوعًا من أنواع قصر الدائرة الذي قد يحدث في الدوائر المتكاملة (IC). وبشكلٍ أدق، هو عبارة عن إنشاء مسار منخفض المقاومة بين خطوط تغذية الطاقة لدائرة MOSFET ، مما يؤدي إلى ظهور بنية طفيلية تُعطّل الأداء السليم للجزء، وقد تُؤدي في بعض الأحيان إلى تلفه بسبب زيادة التيار . ويتطلب تصحيح هذا الوضع إعادة تشغيل الدائرة .

عادةً ما يُعادل التركيب الطفيلي الثايرستور (أو SCR )، وهو تركيب PNPN يعمل كترانزستور PNP وترانزستور NPN مُكدسين بجانب بعضهما. أثناء عملية التثبيت، عندما يكون أحد الترانزستورين موصلاً، يبدأ الآخر بالتوصيل أيضًا. يُبقي كل منهما الآخر في حالة تشبع طالما أن التركيب منحاز انحيازًا أماميًا ويتدفق تيار ما من خلاله - وهو ما يعني عادةً حتى انقطاع التيار الكهربائي. يتشكل التركيب الطفيلي لـ SCR كجزء من زوج ترانزستورات PMOS وNMOS من نوع "totem-pole" على مُشغلات خرج البوابات.

لا يشترط أن يحدث التثبيت بين خطوط الطاقة، بل يمكن أن يحدث في أي مكان توجد فيه البنية الطفيلية المطلوبة. من الأسباب الشائعة للتثبيت ارتفاع مفاجئ في الجهد، سواءً كان موجبًا أو سالبًا، على أحد دبابيس الإدخال أو الإخراج لشريحة رقمية، يتجاوز جهد خط الطاقة بأكثر من انخفاض جهد الصمام الثنائي . سبب آخر هو تجاوز جهد التغذية الحد الأقصى المطلق، غالبًا نتيجة ارتفاع مفاجئ في جهد مصدر الطاقة. يؤدي ذلك إلى انهيار وصلة داخلية . يحدث هذا عادةً في الدوائر التي تستخدم جهود تغذية متعددة لا تعمل بالتسلسل المطلوب عند التشغيل، مما يؤدي إلى تجاوز الجهود على خطوط البيانات جهد الإدخال للمكونات التي لم تصل بعد إلى جهد التغذية الاسمي. كما يمكن أن يحدث التثبيت نتيجة لتفريغ كهربائي ساكن .

من الأسباب الشائعة الأخرى لظاهرة التثبيت الإشعاع المؤين ، مما يجعلها مشكلةً بالغة الأهمية في المنتجات الإلكترونية المصممة للاستخدام في الفضاء (أو على ارتفاعات شاهقة). يُعرف التثبيت الناتج عن حدث واحد بأنه تثبيت ناجم عن اضطراب مفاجئ ، عادةً ما يكون بسبب الأيونات الثقيلة أو البروتونات الناتجة عن الأشعة الكونية أو التوهجات الشمسية. ^{[ 1 ] [ 2 ]} يمكن القضاء على التثبيت الناتج عن حدث واحد (SEL) تمامًا باستخدام العديد من تقنيات التصنيع، كجزء من عملية تقوية الأجهزة ضد الإشعاع . ^{[ 3 ]}

يمكن أن يؤدي التداخل عالي الطاقة في الموجات الدقيقة أيضًا إلى حدوث حالات انغلاق. ^{[ 4 ]}

تُعد كل من الدوائر المتكاملة بتقنية CMOS والدوائر المتكاملة بتقنية TTL أكثر عرضة لظاهرة التثبيت عند درجات الحرارة المرتفعة. ^{[ 5 ]}

تحتوي جميع الدوائر المتكاملة بتقنية CMOS على مسارات للتثبيت، ولكن هناك العديد من تقنيات التصميم التي تقلل من احتمالية حدوث التثبيت. ^{[ 6 ] [ 7 ] [ 8 ]}

في تقنية CMOS، يوجد عدد من الترانزستورات ثنائية القطبية الداخلية. في عمليات CMOS، قد تُسبب هذه الترانزستورات مشاكل عندما يؤدي تركيب البئر n/البئر p مع الركيزة إلى تكوين هياكل npnp طفيلية. يؤدي تشغيل هذه الأجهزة الشبيهة بالثايرستور إلى حدوث قصر في خطي Vdd وGND، مما ينتج عنه عادةً تلف الشريحة، أو عطل في النظام لا يُمكن إصلاحه إلا بإيقاف التشغيل. ^{[ 9 ]}

انظر إلى بنية البئر السالبة الموضحة في الشكل الأول. تتكون بنية npnp من مصدر ترانزستور NMOS، والركيزة الموجبة، والبئر السالبة، ومصدر ترانزستور PMOS. كما هو موضح في الشكل، توجد دائرة مكافئة. عندما ينحاز أحد الترانزستورين ثنائيي القطب انحيازًا أماميًا (نتيجة مرور التيار عبر البئر، أو الركيزة)، فإنه يغذي قاعدة الترانزستور الآخر. تؤدي هذه التغذية الراجعة الموجبة إلى زيادة التيار حتى تتعطل الدائرة أو تحترق.

تم اختراع التقنية التي أصبحت الآن معيارًا صناعيًا لمنع حدوث تشابك CMOS بواسطة شركة Hughes Aircraft في عام 1977. ^{[ 10 ]}

من الممكن تصميم رقائق مقاومة لظاهرة التثبيت عن طريق إضافة طبقة من أكسيد عازل (تُسمى خندقًا ) تُحيط بكلٍ من ترانزستورات NMOS وPMOS. يؤدي ذلك إلى كسر بنية مقوم السيليكون المُتحكم به (SCR) الطفيلية بين هذه الترانزستورات. تُعد هذه المكونات مهمة في الحالات التي لا يُمكن فيها ضمان التسلسل الصحيح للطاقة والإشارات، مثل الأجهزة القابلة للاستبدال أثناء التشغيل .

كما أن الأجهزة المصنعة في طبقات رقيقة من الإبيتاكسيال ذات تطعيم خفيف، والمُنمّاة على ركائز ذات تطعيم عالٍ، أقل عرضةً لظاهرة التثبيت. تعمل الطبقة ذات التطعيم العالي كمصرف للتيار حيث يمكن لحاملات الشحنة الزائدة من الأقلية أن تتحد بسرعة. ^{[ 11 ]}

معظم الأجهزة المصنوعة من السيليكون على العازل مقاومة بطبيعتها لظاهرة التثبيت. ^{[ 12 ]} التثبيت هو اتصال ذو مقاومة منخفضة بين أنبوب التوصيل وخطوط إمداد الطاقة. ^{[ 13 ] [ 14 ] [ 15 ] [ 16 ] [ 17 ]}

لتجنب ظاهرة التثبيت، قد يتم وضع وصلة منفصلة لكل ترانزستور على الركيزة. يقلل هذا من المقاومة بين أجزاء الركيزة الحاملة للتيار وخطوط التغذية، ولكنه يستهلك مساحة أكبر من الرقاقة لكل جهاز. وكحل وسط، قد تحدد مصانع أشباه الموصلات قواعد تصميم للحد الأدنى للمسافة بين المنطقة النشطة للترانزستور وأقرب وصلة على الركيزة؛ على سبيل المثال، 10  ميكرومتر في عقدة تقنية 130  نانومتر.

• انظر معيار EIA / JEDEC لاختبار تثبيت الدوائر المتكاملة EIA/JESD78. يُشار إلى هذا المعيار بشكل شائع في مواصفات تأهيل الدوائر المتكاملة .

• ظاهرة التشابك في تصميمات CMOS
• الأجهزة التناظرية: الانتصار في معركة التغلب على ظاهرة التثبيت في الأجهزة التناظرية بتقنية CMOS
• ماكسويل تكنولوجيز للإلكترونيات الدقيقة: تقنية الحماية من التشابك
• فيديو تعليمي حول آلية تثبيت SCR
• شريف، كين (أغسطس 2025). "هنا التنانين: منع التلف الساكن، والالتصاق، وعدم الاستقرار في 386" .