كتلة منطقية

الموسوعة الحرة

في مجال الحوسبة ، تُعدّ وحدة المنطق أو وحدة المنطق القابلة للتهيئة ( CLB ) لبنة أساسية في تقنية مصفوفة البوابات المنطقية القابلة للبرمجة الميدانية (FPGA). ويمكن للمهندس تهيئة وحدات المنطق لتوفير بوابات منطقية قابلة لإعادة التهيئة .

تُعدّ وحدات المنطق أكثر أنواع بنى FPGA شيوعًا، وعادةً ما يتم ترتيبها ضمن مصفوفة من وحدات المنطق. تتطلب وحدات المنطق منافذ إدخال/إخراج (للتفاعل مع الإشارات الخارجية)، وقنوات توجيه (لربط وحدات المنطق ببعضها).

اخترع ديفيد دبليو بيج ولوفيرن آر بيترسون وحدات المنطق القابلة للبرمجة، وتم تعريفها ضمن براءات اختراعهما لعام 1985. [ 1 ] [ 2 ]

التطبيقات

يجب ربط دائرة التطبيق بوحدة FPGA ذات موارد كافية. في حين أنه من السهل تحديد عدد وحدات المنطق ووحدات الإدخال/الإخراج المطلوبة من التصميم، إلا أن عدد مسارات التوجيه اللازمة قد يختلف اختلافًا كبيرًا حتى بين التصاميم التي تحتوي على نفس القدر من المنطق.

على سبيل المثال، يتطلب مفتاح التبديل المتقاطع مسارات توجيه أكثر بكثير من مصفوفة متزامنة بنفس عدد البوابات. ولأن مسارات التوجيه غير المستخدمة تزيد من تكلفة القطعة (وتقلل من أدائها) دون أي فائدة، يسعى مصنّعو الدوائر المتكاملة القابلة للبرمجة (FPGA) إلى توفير عدد كافٍ من المسارات بحيث يمكن توجيه معظم التصاميم التي تتوافق مع جداول البحث (LUTs) ووحدات الإدخال/الإخراج. ويتم تحديد ذلك من خلال تقديرات مثل تلك المستمدة من قاعدة رينت أو من خلال تجارب على تصاميم موجودة.

تُستخدم معالجات FPGA على نطاق واسع في التحقق من صحة الأنظمة، بما في ذلك التحقق قبل تصنيع الرقاقة، والتحقق بعد تصنيعها، وتطوير البرامج الثابتة. وهذا يُمكّن شركات تصنيع الرقائق من التحقق من صحة تصميمها قبل إنتاج الرقاقة في المصنع، مما يُقلل من وقت طرح المنتج في السوق.

بنيان

رسم توضيحي مبسط لخلية منطقية

بشكل عام، تتكون وحدة المنطق من عدة خلايا منطقية (تُسمى كل خلية وحدة منطقية تكيفية (ALM)، أو عنصر منطقي (LE)، أو شريحة، إلخ). تتكون الخلية النموذجية من جدول بحث (LUT) رباعي المدخلات، وجامع كامل (FA)، وقلاب من النوع D (DFF)، كما هو موضح على اليمين. في هذا الشكل، تم تقسيم جداول البحث إلى جدولين بحثيين ثلاثيي المدخلات. في الوضع العادي، يتم دمج هذين الجدولين في جدول بحث رباعي المدخلات عبر مُضاعِف الإرسال الأيسر . في الوضع الحسابي ، تُغذى مخرجاتهما إلى الجامع الكامل. يتم برمجة اختيار الوضع في مُضاعِف الإرسال الأوسط. يمكن أن يكون الخرج متزامنًا أو غير متزامن، اعتمادًا على برمجة مُضاعِف الإرسال على اليمين، كما هو موضح في مثال الشكل. عمليًا، يتم وضع الجامع الكامل، كليًا أو جزئيًا، كدوال في جداول البحث لتوفير المساحة. [ 3 ] [ 4 ] [ 5 ]

تحتوي وحدات المنطق عادةً على عدد قليل من وحدات ALM/LE/الشرائح. تحتوي وحدات ALM والشرائح عادةً على بنيتين أو أربع بنى مشابهة للشكل الموضح في المثال، مع بعض الإشارات المشتركة.

بدأ المصنعون بالتحول إلى استخدام جداول البحث ذات 6 مداخل في أجزائهم عالية الأداء، مدعين زيادة الأداء. [ 6 ]

الهندسة المعمارية ثلاثية الأبعاد

لتقليص حجم واستهلاك الطاقة في معالجات FPGA، قدمت شركات مثل Tabula و Xilinx بنى ثلاثية الأبعاد أو مكدسة جديدة. [ 7 ] [ 8 ] بعد طرح  معالجات FPGA من سلسلة 7 بتقنية 28 نانومتر، كشفت Xilinx أن العديد من الأجزاء ذات الكثافة الأعلى في خطوط إنتاج FPGA هذه ستُصنع باستخدام رقائق متعددة في حزمة واحدة، وذلك بتوظيف تقنية طُوّرت للبناء ثلاثي الأبعاد وتجميع الرقائق المكدسة. تقوم هذه التقنية بتكديس عدة رقائق FPGA نشطة (ثلاث أو أربع) جنبًا إلى جنب على شريحة  سيليكون وسيطة - وهي قطعة واحدة من السيليكون تحمل وصلات سلبية. [ 8 ] [ 9 ] كما يسمح تصميم الرقائق المتعددة بإنشاء أجزاء مختلفة من معالج FPGA بتقنيات تصنيع مختلفة، نظرًا لاختلاف متطلبات التصنيع بين نسيج FPGA نفسه وأجهزة  الإرسال والاستقبال التسلسلية عالية السرعة جدًا (28 جيجابت/ثانية). يُطلق على معالج FPGA المبني بهذه الطريقة اسم معالج FPGA غير متجانس . [ 10 ]

الإدخال/الإخراج الخارجي

مواقع دبابيس كتلة المنطق

بما أن إشارات الساعة (وغالباً إشارات أخرى ذات عدد كبير من المخارج ) يتم توجيهها عادةً عبر شبكات توجيه مخصصة لأغراض خاصة (أي المخازن المؤقتة العالمية) في FPGAs التجارية، فإنها تتم إدارتها بشكل منفصل عن الإشارات الأخرى.

في هذا المثال المعماري، تظهر مواقع دبابيس كتلة منطق FPGA على اليمين.

يمكن الوصول إلى كل مدخل من جانب واحد من كتلة المنطق، بينما يمكن توصيل دبوس الإخراج بأسلاك التوجيه في كل من القناة الموجودة على اليمين والقناة الموجودة أسفل كتلة المنطق.

يمكن توصيل كل دبوس إخراج في كتلة المنطق بأي من أجزاء الأسلاك في القنوات المجاورة له.

وبالمثل، يمكن توصيل لوحة الإدخال/الإخراج بأي جزء من أجزاء الأسلاك في القناة المجاورة لها. على سبيل المثال، يمكن توصيل لوحة الإدخال/الإخراج الموجودة أعلى الشريحة بأي من أسلاك W (حيث W هو عرض القناة) في القناة الأفقية الموجودة أسفلها مباشرةً.

التوجيه

بشكل عام، يكون توجيه الدوائر في مصفوفات البوابات المنطقية القابلة للبرمجة (FPGA) غير مجزأ. أي أن كل جزء من الأسلاك يمتد عبر وحدة منطقية واحدة فقط قبل أن ينتهي في صندوق التبديل. ومن خلال تشغيل بعض المفاتيح القابلة للبرمجة داخل صندوق التبديل، يمكن إنشاء مسارات أطول. ولتحقيق سرعة ربط أعلى، تستخدم بعض بنى مصفوفات البوابات المنطقية القابلة للبرمجة خطوط توجيه أطول تمتد عبر وحدات منطقية متعددة.

مخطط صندوق التبديل

عند تقاطع قناة رأسية مع قناة أفقية، يوجد صندوق تحويل. في هذا التصميم، عند دخول سلك إلى صندوق التحويل، توجد ثلاثة مفاتيح قابلة للبرمجة تسمح له بالاتصال بثلاثة أسلاك أخرى في أجزاء القناة المجاورة. نمط أو بنية المفاتيح المستخدمة في هذا التصميم هي بنية صندوق التحويل المستوية أو القائمة على النطاق. في هذه البنية، يتصل السلك في المسار رقم 1 فقط بالأسلاك الموجودة في المسار رقم 1 في أجزاء القناة المجاورة، وتتصل الأسلاك في المسار رقم 2 فقط بالأسلاك الأخرى الموجودة في المسار رقم 2، وهكذا. يوضح الشكل على اليمين التوصيلات في صندوق التحويل.

بشكل عام، تتمتع جميع قنوات التوجيه بنفس العرض (عدد الأسلاك). يمكن وضع عدة منافذ إدخال/إخراج في ارتفاع صف واحد أو عرض عمود واحد في المصفوفة.

كتل صلبة

تُوسّع عائلات FPGA الحديثة نطاق الإمكانيات المذكورة أعلاه لتشمل وظائف متقدمة مُدمجة في السيليكون. ويُقلّل دمج هذه الوظائف الشائعة في السيليكون من المساحة المطلوبة، ويُحسّن سرعة هذه الوظائف مقارنةً ببنائها من مكونات أساسية. ومن أمثلة هذه الوظائف: المضاعفات، ووحدات معالجة الإشارات الرقمية العامة، والمعالجات المُدمجة، ووحدات الإدخال/الإخراج عالية السرعة، والذاكرة المُدمجة.

يمكن أن تحتوي معالجات FPGA المتطورة على أجهزة إرسال واستقبال متعددة الجيجابت عالية السرعة، ووحدات IP صلبة مثل أنوية المعالج، ووحدات تحكم الوصول إلى وسائط الإيثرنت ، ووحدات تحكم PCI / PCI Express ، ووحدات تحكم الذاكرة الخارجية. توجد هذه الوحدات جنبًا إلى جنب مع النسيج القابل للبرمجة، ولكنها مبنية من الترانزستورات بدلًا من جداول البحث (LUTs)، مما يمنحها أداءً واستهلاكًا للطاقة على مستوى ASIC، دون استهلاك موارد كبيرة من النسيج، وبالتالي توفير مساحة أكبر منه للمنطق الخاص بالتطبيق. تحتوي أجهزة الإرسال والاستقبال متعددة الجيجابت أيضًا على دوائر إدخال وإخراج تناظرية عالية الأداء، بالإضافة إلى وحدات تسلسل وفك تسلسل عالية السرعة، وهي مكونات لا يمكن بناؤها باستخدام جداول البحث (LUTs). قد يتم تنفيذ وظائف طبقة PHY عالية المستوى، مثل ترميز الخط، جنبًا إلى جنب مع وحدات التسلسل وفك التسلسل في منطق صلب، أو قد لا يتم تنفيذها، وذلك حسب نوع معالج FPGA.

إشارات الساعة

معظم الدوائر الإلكترونية المُدمجة داخل مصفوفة البوابات المنطقية القابلة للبرمجة (FPGA) هي دوائر متزامنة تتطلب إشارة ساعة. تحتوي مصفوفات البوابات المنطقية القابلة للبرمجة على شبكات توجيه عالمية وإقليمية مُخصصة لإشارات الساعة وإعادة الضبط، مما يُتيح توصيلها بأقل قدر من الانحراف . تحتوي هذه المصفوفات عادةً على مكونات حلقة قفل الطور التناظرية و/أو حلقة قفل التأخير لتوليد ترددات ساعة جديدة وتخفيف الارتعاش . يمكن للتصاميم المعقدة استخدام ساعات متعددة بترددات وعلاقات طور مختلفة، حيث تُشكل كل ساعة نطاقًا زمنيًا منفصلاً. يمكن توليد إشارات الساعة هذه محليًا بواسطة مُذبذب، أو استعادتها من دفق بيانات تسلسلي عالي السرعة. يجب توخي الحذر عند بناء دوائر عبور النطاقات الزمنية لتجنب عدم الاستقرار. تحتوي مصفوفات البوابات المنطقية القابلة للبرمجة عادةً على ذاكرة وصول عشوائي (RAM) كتلية قادرة على العمل كذاكرة وصول عشوائي ثنائية المنافذ بساعات مختلفة، مما يُساعد في بناء مخازن FIFO ومخازن مؤقتة ثنائية المنافذ تربط النطاقات الزمنية المختلفة.

انظر أيضاً

مراجع

  1. ↑ بحث براءات الاختراع في جوجل، " مصفوفة منطقية قابلة لإعادة البرمجة ". تاريخ الإيداع: 11 يناير 1983. تاريخ الموافقة: 2 أبريل 1985. تاريخ الاسترجاع: 5 فبراير 2009.
  2. ↑ بحث براءات الاختراع في جوجل، " مصفوفة منطقية قابلة لإعادة البرمجة ببيانات ديناميكية ". تاريخ الإيداع: 11 يناير 1983. تاريخ الموافقة: 18 يونيو 1985. تاريخ الاطلاع: 5 فبراير 2009.
  3. ↑ "دليل جهاز Cyclone II، المجلد 1  : بنية Cyclone II - الوصف الوظيفي" (PDF) . Altera . 2007.
  4. ↑ "الوثائق: أجهزة ستراتيكس IV" (ملف PDF) . Altera.com. 11-06-2008. مؤرشف من الأصل (ملف PDF) بتاريخ 26-09-2011 . تم الاطلاع عليه بتاريخ 01-05-2013 .
  5. ↑ "دليل مستخدم Virtex-4 FPGA (UG070) - دليل مستخدم Virtex-4 FPGA - UG070" (ملف PDF) . www.xilinx.com . تاريخ الاطلاع: 30 سبتمبر 2025 .
  6. ↑ "تحقيق أداء نظام أعلى باستخدام عائلة Virtex-5 من معالجات FPGA" (ملف PDF) . مؤرشف من النسخة الأصلية (ملف PDF) بتاريخ 12-10-2014.
  7. ↑ دين تاكاهاشي، فينشر بيت. " ساعدت علاقة إنتل شركة تابولا الناشئة في مجال الرقائق على جمع 108 ملايين دولار ." 2 مايو 2011. تم الاطلاع عليه في 13 مايو 2011.
  8. 1 2 لورانس لطيف، صحيفة ذا إنكوايرر. " شركة تصنيع معالجات FPGA تدّعي التغلب على قانون مور ". 27 أكتوبر 2010. تم الاطلاع عليه في 12 مايو 2011.
  9. ↑ EDN Europe. " شركة Xilinx تعتمد تقنية التغليف ثلاثي الأبعاد للرقائق المكدسة. مؤرشف بتاريخ 19 فبراير 2011 في Wayback Machine ." 1 نوفمبر 2010. تم الاطلاع عليه بتاريخ 12 مايو 2011.
  10. ↑ "تقنية التوصيل البيني للسيليكون المكدس من Xilinx تُحقق طفرةً في سعة FPGA وعرض النطاق الترددي وكفاءة الطاقة (WP380) - تستكشف هذه الورقة البيضاء التحديات التقنية والاقتصادية التي دفعت Xilinx إلى تطوير تقنية التوصيل البيني للسيليكون المكدس والابتكارات التي جعلت ذلك ممكنًا. - WP380" (ملف PDF) . www.xilinx.com . تاريخ الاطلاع: 30 سبتمبر 2025 .