عبور نطاق الساعة

في تصميم الإلكترونيات الرقمية، يُعرف عبور نطاق الساعة (CDC)، أو ببساطة عبور الساعة ، بأنه انتقال إشارة في دائرة رقمية متزامنة من نطاق ساعة إلى آخر. إذا لم تستمر الإشارة لفترة كافية ولم يتم تسجيلها، فقد تظهر غير متزامنة على حدود نطاق الساعة الواردة. ^{[ 1 ]}

يتكون النظام المتزامن من مذبذب إلكتروني واحد يقوم بتوليد إشارة الساعة ، ومجال الساعة الخاص به - عناصر الذاكرة التي يتم توقيتها مباشرة بواسطة تلك الإشارة من ذلك المذبذب، والمنطق التوافقي المرفق بمخرجات عناصر الذاكرة تلك.

بسبب تأخيرات سرعة الضوء ، وانحراف التوقيت ، وما إلى ذلك، يتناسب حجم نطاق الساعة في مثل هذا النظام المتزامن عكسيًا مع تردد الساعة. ^{[ 2 ]} في الحواسيب القديمة، كانت جميع الدوائر المنطقية الرقمية تعمل عادةً في نطاق ساعة واحد. ونظرًا لفقدان الإشارة وتشوهها في خطوط النقل، يصعب نقل الإشارات الرقمية التي تتجاوز 66 ميجاهرتز على مسارات لوحات الدوائر المطبوعة القياسية (إشارة الساعة هي أعلى تردد في النظام الرقمي المتزامن)، فإن وحدات المعالجة المركزية التي تعمل بسرعة أعلى من ذلك تكون دائمًا وحدات معالجة مركزية أحادية الشريحة مزودة بحلقة قفل الطور (PLL) أو مذبذب آخر مدمج، مما يحافظ على أسرع الإشارات داخل الشريحة. في البداية، كانت كل شريحة وحدة معالجة مركزية تعمل في نطاق ساعة خاص بها، بينما تعمل بقية الدوائر المنطقية الرقمية للحاسوب في نطاق ساعة آخر أبطأ. تتميز بعض وحدات المعالجة المركزية الحديثة بتردد ساعة عالٍ جدًا، مما يضطر المصممين إلى إنشاء عدة نطاقات ساعة مختلفة على شريحة وحدة معالجة مركزية واحدة. 

تختلف نطاقات التوقيت المختلفة في تردداتها ، أو في طورها (إما بسبب اختلاف زمن استجابة التوقيت أو اختلاف مصدر التوقيت)، أو كليهما. ^{[ 3 ]} وفي كلتا الحالتين، لا يمكن الاعتماد على العلاقة بين حواف التوقيت في النطاقين.

يمكن تحقيق مزامنة إشارة بت واحد مع نطاق ساعة بتردد أعلى عن طريق تسجيل الإشارة من خلال قلاب يتم توقيته بواسطة نطاق المصدر، وبالتالي الاحتفاظ بالإشارة لفترة كافية ليتم اكتشافها بواسطة نطاق الوجهة ذي التردد الأعلى.

قد تحدث مشكلات عدم استقرار عبور نطاق الساعة (CDC) بين نطاقات الساعة غير المتزامنة؛ وهذا على عكس عدم استقرار عبور نطاق إعادة الضبط، الذي قد يحدث بين نطاقات الساعة المتزامنة وغير المتزامنة. ^{[ 4 ]} لتجنب مشكلات عدم استقرار عبور نطاق الساعة في نطاق الساعة الوجهة، يتم تضمين مرحلتين على الأقل من قلابات إعادة التزامن في نطاق الوجهة. يُعدّ تزامن إشارة بت واحد تعبر إلى نطاق الساعة بتردد أبطأ أكثر تعقيدًا. يتطلب هذا عادةً وجود مسجل في كل نطاق ساعة مع شكل من أشكال التغذية الراجعة من نطاق الوجهة إلى نطاق المصدر، للإشارة إلى اكتشاف الإشارة. ^{[ 5 ]} تشمل أخطاء تصميم عبور نطاق الساعة المحتملة الأخرى الأعطال وفقدان البيانات. ^{[ 6 ]}

في بعض الحالات، يمكن أن يؤدي التحكم في توقيت الساعة إلى وجود نطاقين زمنيين حيث يتغير النطاق "الأبطأ" من ثانية إلى أخرى.

• التداخل (الإلكترونيات)
• عدم الاستقرار في الإلكترونيات
• غير متزامن عالميًا، متزامن محليًا
• متزامن مع المصدر
• قانون غراي
• مصفوفة غير متزامنة من المعالجات البسيطة
• الموضوع مكرر في قسم "القلابات (الإلكترونيات)" §  اعتبارات التوقيت

• باتيل، جيريش (2004). "عبور نطاق الساعة - إغلاق الحلقة حول مشاكل التنفيذ الوظيفي لنطاق الساعة" (ملف PDF) . أنظمة تصميم كادنس . مؤرشف من الأصل (ملف PDF) بتاريخ 25 يناير 2007.(10 صفحات)
• يونغ، بينغ (2007). "خمس خطوات للتحقق من جودة مراكز السيطرة على الأمراض والوقاية منها" (ملف PDF) . إي نيوز أوروبا . مينتور غرافيكس .(17 صفحة)
• أثاناس، بيتر م. (2015). "1: عبور نطاق الساعة" . ليدا . الدورة 4514. بلاكسبيرغ، فيرجينيا، الولايات المتحدة الأمريكية: قسم برادلي للهندسة الكهربائية وهندسة الحاسوب، جامعة فيرجينيا للتكنولوجيا . مؤرشف من الأصل في 11 مايو 2015. تم الاسترجاع في 6 أغسطس 2020 .