نموذج الاتساق

يُعدّ الاتساق الصارم أقوى نماذج الاتساق. وبموجب هذا النموذج، يجب أن تُرى عملية الكتابة إلى متغير من قِبل أي معالج على الفور من قِبل جميع المعالجات.

يصف كل من مخطط النموذج الصارم ومخطط النموذج غير الصارم قيد الوقت - اللحظي. ويمكن فهم ذلك بشكل أفضل كما لو كان هناك ساعة عالمية، حيث يجب أن تنعكس كل عملية كتابة في جميع ذاكرات التخزين المؤقت للمعالج بحلول نهاية فترة الساعة تلك. ويجب أن تحدث العملية التالية فقط في فترة الساعة التالية.

في الرسم التخطيطي التالي، يرمز الحرف P إلى "العملية" ويتم تمثيل قيمة الساعة العالمية في عمود التسلسل.

هذا هو النموذج الأكثر جمودًا. في هذا النموذج، سيحصل المبرمج على النتيجة المتوقعة في كل مرة. إنه نموذج حتمي. تقتصر أهميته العملية على التجربة الفكرية والشكلية، لأن تبادل الرسائل الفوري مستحيل. لا يُساعد هذا النموذج في الإجابة على سؤال حل التعارضات في عمليات الكتابة المتزامنة لنفس عنصر البيانات، لأنه يفترض استحالة الكتابة المتزامنة.

اقترح لامبورت (1979) نموذج الاتساق التسلسلي. وهو نموذج ذاكرة أضعف من نموذج الاتساق الصارم. [ 3 ^{] لا يشترط} أن تُرى عملية الكتابة إلى متغير ما بشكل فوري، ولكن يجب أن تُرى عمليات الكتابة إلى المتغيرات من قبل معالجات مختلفة بنفس الترتيب من قبل جميع المعالجات. يتحقق الاتساق التسلسلي إذا كانت "نتيجة أي تنفيذ هي نفسها كما لو تم تنفيذ عمليات (القراءة والكتابة) لجميع العمليات على مخزن البيانات بترتيب تسلسلي، وتظهر عمليات كل معالج فردي في هذا التسلسل بالترتيب المحدد في برنامجه." ^{[ 3 ] [ 4 ]} حدد أدفي وغاراتشورلو، 1996 ^{[ 5 ]} شرطين لتطبيق الاتساق التسلسلي: ترتيب البرنامج وذرية الكتابة.

• ترتيب البرنامج: يضمن ترتيب البرنامج أن كل عملية تصدر طلب ذاكرة مرتبة حسب برنامجها.
• خاصية كتابة البيانات الذرية: تحدد خاصية كتابة البيانات الذرية أن طلبات الذاكرة تتم معالجتها بناءً على ترتيب قائمة انتظار FIFO واحدة.

في الاتساق التسلسلي، لا يوجد مفهوم للوقت أو عمليات الكتابة الأخيرة. توجد بعض العمليات المتداخلة التي تكون متطابقة لجميع العمليات. يمكن للعملية رؤية عمليات الكتابة لجميع العمليات الأخرى، ولكنها لا ترى سوى عمليات القراءة الخاصة بها. يجب الحفاظ على ترتيب البرنامج داخل كل معالج، والترتيب التسلسلي للعمليات بين المعالجات. وللحفاظ على الترتيب التسلسلي للتنفيذ بين المعالجات، يجب أن تبدو جميع العمليات وكأنها تُنفذ بشكل فوري أو ذري بالنسبة لأي معالج آخر.

لا تحتاج هذه العمليات إلا إلى أن تبدو مكتملة، لأنه من المستحيل فعليًا إرسال المعلومات بشكل فوري. على سبيل المثال، في نظام يستخدم ناقلًا واحدًا مشتركًا عالميًا، بمجرد إرسال المعلومات إلى خط الناقل، يُضمن أن جميع المعالجات ستراها في اللحظة نفسها. وبالتالي، فإن تمرير المعلومات إلى خط الناقل يُكمل التنفيذ بالنسبة لجميع المعالجات، ويبدو أنه قد تم تنفيذه. قد تحتوي البنى غير المُخزنة مؤقتًا أو البنى المُخزنة مؤقتًا ذات شبكات الربط البيني غير الفورية على مسار بطيء بين المعالجات والذاكرات. يمكن أن تؤدي هذه المسارات البطيئة إلى عدم اتساق تسلسلي، لأن بعض الذاكرات تستقبل بيانات البث أسرع من غيرها.

قد يؤدي التناسق التسلسلي إلى نتائج غير حتمية. ويعود ذلك إلى أن تسلسل العمليات المتسلسلة بين المعالجات قد يختلف خلال عمليات تشغيل البرنامج المختلفة. يجب أن تتم جميع عمليات الذاكرة وفقًا لترتيب البرنامج.

يمكن تعريف قابلية الترتيب الخطي ^{[ 6 ]} (المعروفة أيضًا بالاتساق الذري أو الذاكرة الذرية) ^{[ 7 ]} بأنها اتساق تسلسلي مع مراعاة قيود الوقت الحقيقي، وذلك بتحديد وقت بدء ووقت انتهاء لكل عملية. يكون التنفيذ قابلاً للترتيب الخطي إذا تم تنفيذ كل عملية بترتيب خطي، وذلك بوضع نقطة بين وقت بدايتها ووقت انتهائها، مما يضمن الاتساق التسلسلي.

إن التحقق من الاتساق التسلسلي من خلال فحص النموذج غير قابل للتقرير بشكل عام، حتى بالنسبة لبروتوكولات تماسك ذاكرة التخزين المؤقت ذات الحالة المحدودة . ^{[ 8 ]}

يُعرّف الاتساق السببي ^{[ 4 ]،} كما ورد في تعريف هوتو وأحمد عام 1990 ^{[ 9 ]،} بأنه تبسيط لنموذج الاتساق التسلسلي، حيث يُصنّف الأحداث إلى أحداث مرتبطة سببيًا وأخرى غير مرتبطة. ويُحدد هذا التعريف أن عمليات الكتابة المرتبطة سببيًا فقط هي التي يجب أن تُرى بنفس الترتيب من قِبل جميع العمليات. على سبيل المثال، إذا حدث حدثٌ ما (ب) نتيجةً لحدثٍ سابق (أ)، فإن الاتساق السببي يضمن أن ترى جميع العمليات الحدث (ب) بعد الحدث (أ). وقدّم تانينباوم وآخرون عام 2007 تعريفًا أكثر دقة، مفاده أن مخزن البيانات يُعتبر متسقًا سببيًا في ظل الشروط التالية: ^{[ 4 ]}

• يجب أن ترى جميع العمليات عمليات الكتابة التي يحتمل أن تكون مرتبطة سببيًا بنفس الترتيب.
• قد تظهر عمليات الكتابة المتزامنة بترتيب مختلف على أجهزة مختلفة.

يُخفف هذا النموذج من شرط الاتساق التسلسلي في عمليات الكتابة المتزامنة التي يُجريها المعالج، وفي عمليات الكتابة غير المرتبطة سببيًا. قد تصبح عمليتا كتابة مرتبطتين سببيًا إذا كانت إحداهما تعتمد على عملية كتابة سابقة لأي متغير، شريطة أن يكون المعالج الذي يُجري الكتابة الثانية قد قرأ الكتابة الأولى للتو. وقد تكون العمليتان قد أُجريتا بواسطة المعالج نفسه أو بواسطة معالجين مختلفين.

كما هو الحال في الاتساق التسلسلي، لا تحتاج القراءات إلى عكس التغييرات على الفور، ولكنها تحتاج إلى عكس جميع التغييرات التي تطرأ على متغير ما بشكل تسلسلي.

يحدث W(x)2 بعد W(x)1 نتيجةً للقراءة التي أجراها P2 إلى x قبل W(x)2، وبالتالي فإن هذا المثال متسق سببيًا وفقًا لتعريف هوتو وأحمد (ولكن ليس وفقًا لتعريف تانينباوم وآخرون، لأن W(x)2 وW(x)3 لا يُشاهدان بنفس الترتيب لجميع العمليات). ومع ذلك، يحدث R(x)2 وR(x)3 بترتيب مختلف على P3 وP4، وبالتالي فإن هذا المثال غير متسق تسلسليًا . ^{[ 10 ]}

لضمان اتساق البيانات وتحقيق أنظمة معالجة قابلة للتوسع حيث يمتلك كل معالج ذاكرته الخاصة، تم اشتقاق نموذج اتساق المعالج . ^{[ 10 ]} يجب أن تكون جميع المعالجات متسقة في ترتيب قراءة عمليات الكتابة التي يقوم بها معالج واحد، وفي طريقة قراءة عمليات الكتابة التي تقوم بها معالجات مختلفة إلى الموقع نفسه (يتم الحفاظ على التماسك). مع ذلك، لا يلزم أن تكون متسقة عندما تتم عمليات الكتابة بواسطة معالجات مختلفة إلى مواقع مختلفة.

يمكن تقسيم كل عملية كتابة إلى عدة عمليات كتابة فرعية على جميع الذاكرات. قد تتم قراءة البيانات من إحدى هذه الذاكرات قبل اكتمال عملية الكتابة إليها. لذلك، قد تصبح البيانات المقروءة قديمة. وبالتالي، يمكن للمعالج في الحاسوب الشخصي تنفيذ عملية تحميل أحدث عندما يحتاج إلى إيقاف عملية تخزين أقدم. ويظل ترتيب القراءة قبل الكتابة، والقراءة بعد القراءة، والكتابة قبل الكتابة محفوظًا في هذا النموذج.

يشابه نموذج اتساق المعالج ^{[ 11 ]} نموذج اتساق ذاكرة الوصول العشوائي غير المتطايرة (PRAM)، مع شرط أقوى ينص على أن جميع عمليات الكتابة إلى نفس موقع الذاكرة يجب أن تُرى بنفس الترتيب التسلسلي من قِبل جميع العمليات الأخرى. يُعد اتساق المعالج أضعف من الاتساق التسلسلي، ولكنه أقوى من نموذج اتساق ذاكرة الوصول العشوائي غير المتطايرة (PRAM).

يُطبّق نظام ستانفورد داش متعدد المعالجات نمطًا مختلفًا من اتساق المعالجات لا يُقارن (لا هو أضعف ولا هو أقوى) بتعريفات غودمان. ^{[ 12 ]} يجب أن تكون جميع المعالجات متسقة في ترتيب قراءة عمليات الكتابة من معالج واحد، وفي طريقة قراءة عمليات الكتابة من معالجات مختلفة إلى الموقع نفسه. مع ذلك، لا يلزمها الاتساق عندما تكون عمليات الكتابة من معالجات مختلفة إلى مواقع مختلفة.

قدّم ليبتون وساندبرغ في عام 1988 ^{[ 13 ]} مفهوم اتساق ذاكرة الوصول العشوائي المُجزأة (اتساق PRAM) كأحد أوائل نماذج الاتساق الموصوفة. ونظرًا لتعريفه غير الرسمي، توجد في الواقع نسختان مختلفتان بشكل طفيف على الأقل ^{[ 12 ]} ، إحداهما من إعداد أحمد وآخرون، والأخرى من إعداد موسبرغر.

في اتساق PRAM، تنظر جميع العمليات إلى عمليات عملية واحدة بنفس ترتيب إصدارها، بينما يمكن النظر إلى العمليات الصادرة عن عمليات مختلفة بترتيبات مختلفة من عمليات مختلفة. يُعد اتساق PRAM أضعف من اتساق المعالج. يُخفف PRAM من الحاجة إلى الحفاظ على التماسك في موقع واحد عبر جميع معالجاته. هنا، يمكن تنفيذ عمليات القراءة لأي متغير قبل عمليات الكتابة في المعالج. مع ذلك، يبقى ترتيب القراءة قبل الكتابة، والقراءة بعد القراءة، والكتابة قبل الكتابة محفوظًا في هذا النموذج.

يتطلب اتساق ذاكرة التخزين المؤقت ^{[ 11 ] [ 14 ]} أن تُنفذ جميع عمليات الكتابة إلى نفس موقع الذاكرة بترتيب تسلسلي. يُعد اتساق ذاكرة التخزين المؤقت أضعف من اتساق المعالج، ولا يُقارن باتساق ذاكرة الوصول العشوائي الثابتة (PRAM).

في نموذج الاتساق البطيء، ^{[ 14 ]} إذا قرأ أحد العمليات قيمةً كُتبت مسبقًا في موقع ذاكرة، فلن يتمكن من قراءة أي قيمة سابقة من ذلك الموقع لاحقًا. وتكون عمليات الكتابة التي تُجريها العملية مرئيةً لها فورًا. يُعدّ الاتساق البطيء نموذجًا أضعف من نموذجي اتساق ذاكرة الوصول العشوائي الثابتة (PRAM) واتساق ذاكرة التخزين المؤقت.

مثال: يوضح مخطط الذاكرة البطيئة مثالاً على بطء التناسق. يكتب المعالج الأول القيمة 1 في موقع الذاكرة X، ثم يكتبها في موقع الذاكرة Y. يقرأ المعالج الثاني القيمة 1 من Y، ثم يقرأ القيمة 0 من X، على الرغم من أن X كُتبت فيه القيمة قبل Y.

يوضح هوتو، وفيليب دبليو، ومصطفى أحمد (1990) ^{[ 9 ]} أنه من خلال البرمجة المناسبة، يمكن للذاكرة البطيئة (الاتساق) أن تكون معبرة وفعالة. ويشيرون إلى أن الذاكرة البطيئة تتمتع بخاصيتين قيّمتين: الموضعية ودعم الاختزال من الذاكرة الذرية. ويقترحون خوارزميتين لعرض قدرة الذاكرة البطيئة على التعبير.

إذا قرأت عملية ما قيمة عنصر بيانات x، فإن أي عملية قراءة لاحقة على x بواسطة تلك العملية ستعيد دائمًا نفس القيمة أو قيمة أحدث. ^{[ 4 ]}

تُستكمل عملية الكتابة التي يقوم بها أحد العمليات على عنصر البيانات X قبل أي عملية كتابة لاحقة على X بواسطة نفس العملية. ^{[ 4 ]}

ستكون القيمة التي يكتبها أحد العمليات على عنصر البيانات X متاحة دائمًا لعملية قراءة لاحقة يقوم بها نفس العملية على عنصر البيانات X. ^{[ 4 ]}

تضمن عملية الكتابة التي يقوم بها أحد العمليات على عنصر البيانات x بعد عملية قراءة سابقة على x من قبل نفس العملية، أن تتم على نفس قيمة x التي تمت قراءتها أو على قيمة أحدث منها. ^{[ 4 ]}

يُصنّف الترتيب الضعيف عمليات الذاكرة إلى فئتين: عمليات البيانات وعمليات التزامن . ولفرض ترتيب البرنامج، يحتاج المبرمج إلى إيجاد عملية تزامن واحدة على الأقل فيه. تُشير عمليات التزامن إلى المعالج للتأكد من إتمامه لجميع العمليات السابقة التي نفذتها جميع المعالجات الأخرى، ومن اطلاعه عليها. يُحافظ على ترتيب البرنامج وذريته فقط في عمليات التزامن، وليس في جميع عمليات القراءة والكتابة. وقد استُنتج هذا من فهم أن بعض عمليات الذاكرة - كتلك التي تُجرى في القسم الحرج - لا يلزم أن تراها جميع المعالجات إلا بعد إتمام جميع العمليات في القسم الحرج. ويفترض هذا أن إعادة ترتيب عمليات الذاكرة إلى مناطق البيانات بين عمليات التزامن لا يؤثر على نتيجة البرنامج. ويستغل هذا حقيقة أن البرامج المصممة للتنفيذ على نظام متعدد المعالجات تحتوي على التزامن المطلوب لضمان عدم حدوث تضارب في البيانات، وإنتاج نتائج القسم الحرج دائمًا. ^{[ 16 ]}

X = 1؛ سياج xready = 1;

سور بينما (!xready) {}; سور ص = 2؛

لا يتم التهاون في التناسق في هذا النموذج. بمجرد استيفاء هذه المتطلبات، يمكن إعادة ترتيب جميع عمليات البيانات الأخرى. وتتمثل آلية العمل في أن عدادًا يتتبع عدد عمليات البيانات، ولا تُنفَّذ عملية التزامن إلا بعد أن يصبح هذا العداد صفرًا. علاوة على ذلك، لا تُنفَّذ أي عمليات بيانات أخرى إلا بعد اكتمال جميع عمليات التزامن السابقة. يمكن تداخل عمليات الذاكرة بين متغيري تزامن وإعادة ترتيبها دون التأثير على صحة البرنامج. يضمن هذا النموذج الحفاظ على ذرية الكتابة دائمًا، وبالتالي لا حاجة إلى أي آلية أمان إضافية للترتيب الضعيف.

للحفاظ على الترتيب الضعيف، يجب تنفيذ عمليات الكتابة السابقة لعملية التزامن بشكل عام قبل عملية التزامن نفسها. كما يجب تنفيذ العمليات اللاحقة لعملية التزامن فقط بعد اكتمالها. وبالتالي، يكون الوصول إلى متغيرات التزامن متسقًا تسلسليًا، ويجب ألا تتم أي عملية قراءة أو كتابة إلا بعد اكتمال عمليات التزامن السابقة.

يعتمد البرنامج بشكل كبير على التزامن الصريح. بالنسبة لنماذج الترتيب الضعيف، يجب على المبرمج استخدام تعليمات القفل الذرية مثل اختبار وتعيين، وجلب وتنفيذ، وتخزين مشروط، وتحميل مرتبط، أو تسمية متغيرات التزامن أو استخدام الحواجز.

يُخفف نموذج اتساق الإصدار من نموذج الاتساق الضعيف من خلال التمييز بين عملية مزامنة الدخول وعملية مزامنة الخروج. في ظل الترتيب الضعيف، عند الرغبة في رؤية عملية مزامنة، يجب أن تكون جميع العمليات في جميع المعالجات مرئية قبل إتمام عملية المزامنة ومتابعة المعالج. أما في ظل نموذج اتساق الإصدار، أثناء الدخول إلى قسم حرج، يُسمى "الاستحواذ"، يجب إكمال جميع العمليات المتعلقة بمتغيرات الذاكرة المحلية. أثناء الخروج، الذي يُسمى "الإصدار"، يجب نشر جميع التغييرات التي أجراها المعالج المحلي إلى جميع المعالجات الأخرى. ويظل التماسك محفوظًا.

عملية الاستحواذ هي عملية تحميل/قراءة تُجرى للوصول إلى القسم الحرج. أما عملية التحرير فهي عملية تخزين/كتابة تُجرى للسماح للمعالجات الأخرى باستخدام المتغيرات المشتركة.

من بين متغيرات التزامن، يمكن الحفاظ على الاتساق التسلسلي أو اتساق المعالج. باستخدام الاتساق التسلسلي، يجب معالجة جميع متغيرات التزامن المتنافسة بالترتيب. أما باستخدام اتساق المعالج، فيكفي أن يتبع زوج من المتغيرات المتنافسة هذا الترتيب فقط. ويمكن السماح بعمليات الاستحواذ الأحدث قبل الإصدارات الأقدم.

هذا نموذج مُعدَّل من نموذج اتساق الإصدار. ويتطلب أيضًا استخدام تعليمات الاستحواذ والإصدار لتحديد الدخول أو الخروج من قسم حرج بشكل صريح. مع ذلك، في ظل اتساق الدخول، يُخصَّص لكل متغير مشترك متغير تزامن خاص به. بهذه الطريقة، فقط عند الاستحواذ على المتغير x، يجب إكمال جميع العمليات المتعلقة بـ x بالنسبة لهذا المعالج. يسمح هذا بتنفيذ عمليات متزامنة على أقسام حرجة مختلفة لمتغيرات مشتركة مختلفة. لا يمكن ملاحظة التزامن في العمليات الحرجة على نفس المتغير المشترك. سيكون نموذج الاتساق هذا مفيدًا عندما يمكن معالجة عناصر مصفوفة مختلفة في الوقت نفسه.

في نموذج الاتساق المحلي، ^{[ 14 ]} تُنفّذ كل عملية عملياتها الخاصة بالترتيب الذي يُحدده برنامجها. ولا يوجد أي قيد على ترتيب تنفيذ عمليات الكتابة للعمليات الأخرى. يُعدّ الاتساق المحلي أضعف نماذج الاتساق في أنظمة الذاكرة المشتركة.

في الاتساق العام، ^{[ 17 ]} جميع نسخ موقع الذاكرة تكون متطابقة في النهاية بعد اكتمال جميع عمليات الكتابة.

يُعدّ نموذج الاتساق النهائي ^{[ 4 ]} نموذجًا للاتساق الضعيف في نظام يفتقر إلى التحديثات المتزامنة. وينص هذا النموذج على أنه إذا لم يستغرق أي تحديث وقتًا طويلاً جدًا، فإن جميع النسخ المتماثلة تصبح متسقة في النهاية.

تعتمد معظم قواعد البيانات اللامركزية المشتركة نموذج اتساق نهائي، إما نموذج BASE: المتاح أساسًا؛ ذو الحالة المرنة؛ والمتسق في النهاية، أو نموذج SALT: الذي يجمع بين خصائص ACID وBASE، ويُسمى أحيانًا SALT: التسلسلي؛ المتفق عليه؛ المسجل؛ المقاوم للتلاعب، والمتماثل أيضًا؛ غير الخاضع لإدارة المسؤول؛ المسجل؛ والمتوافق زمنيًا. ^{[ 18 ] [ 19 ] [ 20 ]}

تتمثل إحدى طرق تحسين الأداء على مستوى العتاد في تخفيف قيود ترتيب تنفيذ عمليات الكتابة المتبوعة بعمليات القراءة، مما يُخفي فعليًا زمن استجابة عمليات الكتابة. ويعتمد هذا النوع من التخفيف على السماح بعمليات القراءة اللاحقة بترتيب أقل صرامة بالنسبة لعمليات الكتابة السابقة من المعالج. وبسبب هذا التخفيف، قد تفشل بعض البرامج، مثل XXX، في إعطاء نتائج متسقة. في المقابل، من المتوقع أن تُعطي برامج مثل YYY نتائج متسقة نظرًا لالتزامها بقيود ترتيب تنفيذ البرامج المتبقية.

تندرج ثلاثة نماذج ضمن هذه الفئة. يُعدّ نموذج IBM 370 الأكثر صرامةً، حيث يُمكن إتمام عملية قراءة قبل عملية كتابة سابقة إلى عنوان مختلف، ولكن يُمنع إعادة قيمة الكتابة إلا بعد أن تكون جميع المعالجات قد اطلعت عليها. يُخفف نموذج SPARC V8 لترتيب التخزين الكلي (TSO) جزئيًا من قيود نموذج IBM 370، إذ يسمح لعملية القراءة بإعادة قيمة كتابة معالجها الخاص بالنسبة لعمليات الكتابة الأخرى إلى الموقع نفسه، أي أنها تُعيد قيمة كتابتها قبل أن يراها الآخرون. وكما في النموذج السابق، لا يُمكن إعادة قيمة الكتابة إلا بعد أن تكون جميع المعالجات قد اطلعت عليها. أما نموذج اتساق المعالج (PC) فهو الأكثر مرونةً بين النماذج الثلاثة، حيث يُخفف القيود بحيث يُمكن إتمام عملية قراءة قبل عملية كتابة سابقة حتى قبل أن تصبح مرئية للمعالجات الأخرى.

في المثال (أ)، لا يمكن تحقيق هذه النتيجة إلا في معالج IBM 370 لأن أمر القراءة (أ) لا يُنفذ إلا بعد اكتمال أمر الكتابة (أ) في ذلك المعالج. من ناحية أخرى، يمكن تحقيق هذه النتيجة في معالجي TSO وPC لأنهما يسمحان بقراءة العلامات قبل كتابتها في معالج واحد.

في المثال (ب)، لا يمكن تحقيق النتيجة إلا باستخدام PC، حيث يسمح ذلك لـ P2 بإرجاع قيمة الكتابة حتى قبل أن تكون مرئية لـ P3. ولن يكون ذلك ممكناً في النموذجين الآخرين.

لضمان الاتساق التسلسلي في النماذج المذكورة أعلاه، تُستخدم آليات حماية أو حواجز لفرض القيد يدويًا. يحتوي نموذج IBM370 على بعض تعليمات التسلسل المتخصصة التي تُوضع يدويًا بين العمليات. قد تتضمن هذه التعليمات تعليمات ذاكرة أو تعليمات غير متعلقة بالذاكرة، مثل التفرعات. من ناحية أخرى، لا يوفر نموذجا TSO وPC آليات حماية، ولكن لا يزال بإمكان المبرمجين استخدام عمليات القراءة والتعديل والكتابة لإظهار أن ترتيب البرنامج لا يزال محفوظًا بين عملية كتابة وقراءة لاحقة. في حالة TSO، يبدو أن ترتيب البرنامج محفوظ إذا تم استبدال القراءة أو الكتابة، التي هي بالفعل جزء من عملية قراءة-تعديل-كتابة، بعملية قراءة-تعديل-كتابة أخرى، وهذا يتطلب أن تكون الكتابة في عملية القراءة-التعديل-الكتابة "وهمية" تُعيد قيمة القراءة. وبالمثل بالنسبة لـ PC، يبدو أن ترتيب البرنامج محفوظ إذا تم استبدال القراءة بالكتابة أو إذا كانت بالفعل جزءًا من عملية قراءة-تعديل-كتابة.

مع ذلك، لا يمكن إجراء تحسينات المُصرّف بعد تطبيق هذا التخفيف وحده. تتطلب تحسينات المُصرّف مرونة كاملة لإعادة ترتيب أي عمليتين في أمر الشراء، لذا فإن القدرة على إعادة ترتيب عملية الكتابة بالنسبة لعملية القراءة ليست مفيدة بما يكفي في هذه الحالة.

تُخفف بعض النماذج من قيود ترتيب البرنامج، حتى بين عمليات الكتابة إلى مواقع مختلفة. يُعد نموذج ترتيب التخزين الجزئي (PSO) في معالج SPARC V8 المثال الوحيد على هذا النوع من النماذج. وتُعتبر القدرة على تنفيذ عمليات الكتابة المتداخلة والمتتابعة إلى مواقع مختلفة من المعالج نفسه الميزة الرئيسية لتحسين أداء الأجهزة التي يوفرها نموذج PSO. يُشابه نموذج PSO نموذج TSO من حيث متطلبات الذرية، حيث يسمح للمعالج بقراءة قيمة كتابته الخاصة، ويمنع المعالجات الأخرى من قراءة كتابة معالج آخر قبل أن تصبح الكتابة مرئية لجميع المعالجات الأخرى. يحافظ نموذج PSO على ترتيب البرنامج بين عمليتي كتابة باستخدام تعليمة STBAR صريحة. تُدرج تعليمة STBAR في مخزن مؤقت للكتابة في التطبيقات التي تستخدم مخازن مؤقتة للكتابة من نوع FIFO. يُستخدم عداد لتحديد اكتمال جميع عمليات الكتابة السابقة لتعليمة STBAR، مما يُحفز عملية كتابة إلى نظام الذاكرة لزيادة العداد. يُؤدي تأكيد الكتابة إلى إنقاص العداد، وعندما يُصبح العداد صفرًا، فهذا يُشير إلى اكتمال جميع عمليات الكتابة السابقة.

في المثالين أ و ب، يسمح PSO بكلا النتيجتين غير المتوافقتين تسلسليًا. وتشبه آلية الأمان التي يوفرها PSO آلية TSO، حيث يفرض ترتيب البرنامج من الكتابة إلى القراءة، ويضمن ذرية الكتابة.

على غرار النماذج السابقة، فإن التسهيلات التي يسمح بها PSO ليست مرنة بما يكفي لتكون مفيدة لتحسين المترجم، الأمر الذي يتطلب تحسينًا أكثر مرونة.

في بعض النماذج، يتم تخفيف جميع العمليات التي تُجرى على مواقع مختلفة. قد يُعاد ترتيب عملية قراءة أو كتابة بالنسبة لعملية قراءة أو كتابة أخرى في موقع مختلف. يُصنف الترتيب الضعيف ضمن هذه الفئة، كما يندرج تحتها نوعان من نماذج اتساق الإصدار (RCsc وRCpc). وتُقترح ثلاثة بنى معمارية تجارية ضمن هذه الفئة من التخفيف: Digital Alpha، وSPARC V9 (ترتيب الذاكرة المُخفف)، ونماذج IBM PowerPC .

تُظهر هذه البنى التجارية الثلاث تعليمات حاجز صريحة كآلية أمان. يوفر نموذج ألفا نوعين من تعليمات الحاجز: حاجز الذاكرة (MB) وحاجز كتابة الذاكرة (WMB). يمكن استخدام عملية حاجز الذاكرة للحفاظ على ترتيب البرنامج لأي عملية ذاكرة تسبق الحاجز مع عملية ذاكرة تلي الحاجز. وبالمثل، يحافظ حاجز كتابة الذاكرة على ترتيب البرنامج بين عمليات الكتابة فقط. يوفر نموذج SPARC V9 RMO تعليمة MEMBAR التي يمكن تخصيصها لترتيب عمليات القراءة والكتابة السابقة بالنسبة لعمليات القراءة والكتابة اللاحقة. لا حاجة لاستخدام تعليمات القراءة-التعديل-الكتابة لتحقيق هذا الترتيب لأن تعليمة MEMBAR يمكن استخدامها لترتيب عملية كتابة بالنسبة لعملية قراءة لاحقة. يستخدم نموذج PowerPC تعليمة حاجز واحدة تسمى تعليمة SYNC. وهي مشابهة لتعليمة حاجز الذاكرة، ولكن مع استثناء بسيط يتمثل في إمكانية حدوث عمليات القراءة خارج ترتيب البرنامج حتى لو تم وضع تعليمة SYNC بين عمليتي قراءة لنفس الموقع. يختلف هذا النموذج أيضًا عن نموذجي ألفا وRMO من حيث الذرية، حيث يسمح برؤية عملية الكتابة قبل اكتمال عملية القراءة. قد يكون من الضروري استخدام مجموعة من عمليات القراءة والتعديل والكتابة لخلق وهم ذرية الكتابة.

تسمح نماذج RMO وPowerPC بإعادة ترتيب عمليات القراءة إلى نفس الموقع. وتخالف هذه النماذج الترتيب التسلسلي في المثالين (أ) و(ب). ومن التسهيلات الإضافية المسموح بها في هذه النماذج إمكانية تداخل عمليات الذاكرة التي تلي عملية القراءة وإعادة ترتيبها بالنسبة لعملية القراءة. كما تسمح نماذج Alpha وRMO لعملية القراءة بإرجاع قيمة كتابة سابقة لمعالج آخر. ومن وجهة نظر المبرمج، يجب أن تحافظ هذه النماذج على وهم ذرية الكتابة، على الرغم من أنها تسمح للمعالج بقراءة كتابته الخاصة مبكرًا.

عرّف تانينباوم وآخرون، 2007 ^{[ 4 ]} نموذج الاتساق بأنه عقد بين البرمجيات (العمليات) وتنفيذ الذاكرة (مخزن البيانات). يضمن هذا النموذج أن تعمل الذاكرة بشكل صحيح إذا اتبعت البرمجيات قواعد محددة. ونظرًا لصعوبة تحديد آخر عملية كتابة في نظام لا يحتوي على ساعة مركزية، يمكن فرض بعض القيود على القيم التي يمكن إرجاعها من عملية القراءة. يهدف نموذج الاتساق المتمحور حول البيانات إلى توفير رؤية متسقة لمخزن البيانات حيث يمكن للعمليات إجراء تحديثات متزامنة.

في الأنظمة الموزعة، يُعد الحفاظ على الاتساق التسلسلي للتحكم في العمليات المتزامنة أمرًا بالغ الأهمية. في بعض مخازن البيانات الخاصة التي لا تُحدَّث بشكل متزامن، يمكن لنماذج الاتساق التي تركز على العميل معالجة حالات عدم الاتساق بطريقة أقل تكلفة. فيما يلي بعض نماذج الاتساق التي تركز على العميل: ^{[ 4 ]}

يتم تحديد تطبيق نموذج الاتساق بواسطة بروتوكول الاتساق. يوضح تانينباوم وآخرون، 2007 ^{[ 4 ]} بعض بروتوكولات الاتساق للنماذج التي تركز على البيانات.

البروتوكولات القائمة على الخلايا الأولية

يمكن اعتبار البروتوكولات القائمة على البيانات الأساسية ^{[ 4 ]} فئةً من بروتوكولات الاتساق التي تتميز بسهولة تطبيقها. على سبيل المثال، يُعد الترتيب التسلسلي نموذج اتساق شائعًا عند النظر في ترتيب العمليات بشكل متسق. ويمكن تحديد الترتيب التسلسلي كبروتوكول قائم على البيانات الأساسية. في هذه البروتوكولات، توجد بيانات أساسية مرتبطة بكل عنصر بيانات في مخزن البيانات لتنسيق عمليات الكتابة على ذلك العنصر.

بروتوكولات الكتابة عن بعد

في أبسط بروتوكول قائم على الخادم الأساسي يدعم النسخ المتماثل، والمعروف أيضًا باسم بروتوكول النسخ الاحتياطي الأساسي، يتم توجيه عمليات الكتابة إلى خادم واحد ويمكن تنفيذ عمليات القراءة محليًا.

مثال: يقدم تانينباوم وآخرون، 2007 ^{[ 4 ]} مثالاً على بروتوكول النسخ الاحتياطي الأساسي. يوضح مخطط هذا البروتوكول مثالاً عليه. عندما يطلب عميل كتابة بيانات، يُحال الطلب إلى الخادم الأساسي. يرسل الخادم الأساسي طلبات إلى خوادم النسخ الاحتياطي لتنفيذ التحديث. ثم يستقبل الخادم إشعار التحديث من جميع خوادم النسخ الاحتياطي ويرسل إشعار اكتمال الكتابة إلى العميل. يمكن لأي عميل قراءة آخر تحديث متاح محليًا. يتمثل عيب هذا البروتوكول في أن العميل الذي يرسل طلب التحديث قد يضطر إلى الانتظار لفترة طويلة للحصول على الإشعار قبل المتابعة. يمكن حل هذه المشكلة بتنفيذ التحديثات محليًا، ثم طلب التحديثات من خوادم النسخ الاحتياطي الأخرى. لا يضمن بروتوكول النسخ الاحتياطي الأساسي غير المحظور اتساق التحديث على جميع خوادم النسخ الاحتياطي، ولكنه يُحسّن الأداء. في هذا البروتوكول، ستتلقى جميع العمليات نفس ترتيب عمليات الكتابة، حيث يُرتب هذا البروتوكول جميع عمليات الكتابة الواردة بناءً على وقت فريد عالميًا. تضمن بروتوكولات الحظر أن ترى العمليات نتيجة عملية الكتابة الأخيرة.

بروتوكولات الكتابة المحلية

في بروتوكولات الكتابة المحلية القائمة على الخادم الأساسي، ^{[ 4 ]} تنتقل النسخة الأساسية بين العمليات الراغبة في إجراء تحديث. لتحديث عنصر بيانات، تقوم العملية أولاً بنقله إلى موقعه. ونتيجة لذلك، في هذا النهج، يمكن تنفيذ عمليات الكتابة المتتالية محليًا بينما تستطيع كل عملية قراءة نسختها المحلية من عناصر البيانات. بعد أن يُنهي الخادم الأساسي تحديثه، يُعاد توجيه التحديث إلى النسخ الأخرى، وتقوم جميعها بتنفيذ التحديث محليًا. يمكن أن يؤدي هذا النهج غير المتزامن إلى تحسين الأداء. يوضح مخطط بروتوكول الكتابة المحلية نهج الكتابة المحلية في البروتوكولات القائمة على الخادم الأساسي. تطلب عملية ما عملية كتابة في عنصر بيانات x. يُعتبر الخادم الحالي هو الخادم الأساسي الجديد لعنصر البيانات x. تُنفذ عملية الكتابة، وعند انتهاء الطلب، يُرسل الخادم الأساسي طلب تحديث إلى خوادم النسخ الاحتياطي الأخرى. يُرسل كل خادم احتياطي إشعارًا إلى الخادم الأساسي بعد الانتهاء من عملية التحديث.