التوازي على مستوى الذاكرة

في هندسة الحاسوب ، التوازي على مستوى الذاكرة ( MLP ) هو القدرة على وجود عمليات ذاكرة متعددة معلقة ، وخاصة أخطاء ذاكرة التخزين المؤقت أو أخطاء مخزن البحث عن الترجمة (TLB)، في نفس الوقت.

في المعالجات أحادية النواة، يمكن اعتبار المعالجة متعددة المستويات (MLP) شكلاً من أشكال التوازي على مستوى التعليمات (ILP). ومع ذلك، غالباً ما يتم الخلط بين ILP والمعالجة فائقة التوازي ، وهي القدرة على تنفيذ أكثر من تعليمة واحدة في الوقت نفسه. على سبيل المثال، معالج مثل Intel Pentium Pro هو معالج فائق التوازي خماسي الاتجاهات، حيث يمكنه بدء تنفيذ خمس تعليمات دقيقة مختلفة في دورة معينة، ولكنه يستطيع التعامل مع أربعة أخطاء في ذاكرة التخزين المؤقت لما يصل إلى 20 تعليمة دقيقة للتحميل في أي وقت.

من الممكن أن يكون لدينا جهاز ليس فائق القياس ولكنه مع ذلك يتمتع بشبكة متعددة الطبقات عالية.

يمكن القول إن الآلة التي لا تدعم توازي التعليمات على مستوى التنفيذ (ILP)، وليست فائقة التوازي، والتي تنفذ تعليمة واحدة في كل مرة بطريقة غير متوازية، ولكنها تستخدم جلبًا مسبقًا للأجهزة (وليس جلبًا مسبقًا على مستوى التعليمات البرمجية)، تُظهر توازيًا متعددًا للتعليمات (MLP) (بسبب وجود عمليات جلب مسبق متعددة معلقة) ولكن ليس توازيًا على مستوى التنفيذ (ILP). ويعود ذلك إلى وجود عمليات ذاكرة متعددة معلقة، وليس تعليمات . غالبًا ما يُخلط بين التعليمات والعمليات.

علاوة على ذلك، يمكن القول إن أنظمة الحاسوب متعددة المعالجات ومتعددة الخيوط تُظهر توازيًا متعددًا للخيوط (MLP) وتوازيًا فرديًا للخيوط (ILP) نظرًا للتوازي، ولكن ليس توازيًا فرديًا للخيوط أو توازيًا متعددًا للخيوط داخل الخيط الواحد. مع ذلك، غالبًا ما نقتصر استخدام مصطلحي MLP وILP للإشارة إلى استخلاص هذا التوازي مما يبدو أنه كود أحادي الخيط غير متوازي.

• توضيح الذاكرة
• التنبؤ بالاعتماد على الذاكرة
• كشاف الأجهزة
• اركض للأمام

• غليو، أ. (1998). "نعم لـ MLP! لا لـ ILP!". جلسة الأفكار الجامحة والمجنونة لعام 1998 التابعة لجمعية ASPLOS . الأفكار الجامحة والمجنونة (WACI) الجزء الأول. جمعية ASPLOS الجزء الثامن.( ملخص / شرائح العرض )
• رونين، ر.؛ مندلسون، أ.؛ لاي، ك.؛ شيه-لين لو؛ بولاك، ف.؛ شين، ج. ب. (2001). "التحديات القادمة في الهندسة المعمارية الدقيقة والمعمارية". وقائع معهد مهندسي الكهرباء والإلكترونيات . 89 (3): 325-340 . CiteSeerX 10.1.1.136.5349 . doi : 10.1109/5.915377 . 
• تشو، هـ.؛ كونتي، ت.م. (2003). "تحسين التوازي على مستوى الذاكرة من خلال التنبؤ بالقيمة دون الحاجة إلى استعادة البيانات". وقائع المؤتمر الدولي السنوي السابع عشر للحوسبة الفائقة . ICS '03. الصفحات 326-335 . CiteSeerX 10.1.1.14.4405 . doi : 10.1145/782814.782859 . ISBN   1-58113-733-8.
• يوان تشو؛ فاهس، ب.؛ أبراهام، س. (2004). "تحسينات البنية الدقيقة لاستغلال التوازي على مستوى الذاكرة". وقائع الندوة الدولية السنوية الحادية والثلاثين حول هندسة الحاسوب، 2004. ISCA '04 . الصفحات 76-87 . CiteSeerX 10.1.1.534.6032 . doi : 10.1109/ISCA.2004.1310765 . ISBN   0-7695-2143-6.
• قريشي، م.ك.؛ لينش، د.ن.؛ موتلو، أ .؛ بات، ي.ن. (2006). "حالة استبدال ذاكرة التخزين المؤقت المدركة لتقنية MLP". المؤتمر الدولي الثالث والثلاثون لهندسة الحاسوب . ISCA '06. ص 167-178 . CiteSeerX 10.1.1.94.4663 . doi : 10.1109/ISCA.2006.5 . ISBN   0-7695-2608-X.
• فان كراينست، ك.؛ إيرمان، س.؛ إيكهوت، ل. (2009). "خيوط التشغيل المسبق الواعية بـ MLP في معالج متعدد الخيوط متزامن". بنى ومترجمات الأنظمة المدمجة عالية الأداء . HiPEAC 2009. LNCS . المجلد  5409. الصفحات 110-124 . CiteSeerX 10.1.1.214.3261 . doi : 10.1007/978-3-540-92990-1_10 . ISBN   978-3-540-92989-5.