AArch64

الموسوعة الحرة

AArch64 ، المعروف أيضًا باسم ARM64 ، هو إصدار 64 بت من عائلة معمارية ARM ، وهي مجموعة واسعة الانتشار من تصميمات معالجات الحاسوب. طُرح لأول مرة عام 2011 مع معمارية ARMv8 ، ثم أصبح لاحقًا جزءًا من سلسلة ARMv9 . تُمكّن AArch64 المعالجات من التعامل مع ذاكرة أكبر وإجراء عمليات حسابية أسرع من الإصدارات السابقة ذات 32 بت . صُممت للعمل جنبًا إلى جنب مع الوضع الأقدم ذي 32 بت، المعروف باسم AArch32 ، مما يتيح التوافق مع نطاق واسع من البرامج. تشمل الأجهزة التي تستخدم AArch64 الهواتف الذكية ، والأجهزة اللوحية ، وأجهزة الحاسوب الشخصية ، والخوادم . وقد استمرت معمارية AArch64 في التطور من خلال تحديثات تُحسّن الأداء والأمان ودعم مهام الحوسبة المتقدمة. [ 2 ]

حالة تنفيذ AArch64

في معمارية ARMv8-A وARMv8-R وARMv9-A، تُحدد "حالة التنفيذ" الخصائص الرئيسية لبيئة المعالج. ويشمل ذلك عدد البتات المستخدمة في سجلات المعالج الأساسية ، ومجموعات التعليمات المدعومة ، وجوانب أخرى من بيئة تنفيذ المعالج. تدعم هذه الإصدارات من معمارية ARM حالتي تنفيذ: حالة AArch64 ذات 64 بت، وحالة AArch32 ذات 32 بت. [ 3 ]

اصطلاحات التسمية

  • 64 بت:
    • حالة التنفيذ: AArch64
    • مجموعة التعليمات: A64
  • 32 بت:
    • حالة التنفيذ: AArch32
    • مجموعات التعليمات: A32 + T32
    • مثال: ARMv8-R، Cortex-A32 [ 4 ]

ميزات AArch64

  • مجموعة تعليمات جديدة، A64:
    • يحتوي على 31 سجلًا للأغراض العامة 64 بت
    • يحتوي على سجل مخصص للصفر أو مؤشر المكدس (SP) (حسب التعليمات)
    • لم يعد عداد البرنامج ( PC) متاحًا بشكل مباشر كمسجل
    • لا تزال التعليمات  بطول 32 بت وهي في الغالب مماثلة لتعليمات A32 (مع حذف تعليمات LDM/STM ومعظم التنفيذ المشروط).
      • يحتوي على عمليات تحميل/تخزين مزدوجة (بدلاً من LDM/STM)
      • لا توجد توقعات لمعظم التعليمات (باستثناء التفرعات)
    • معظم التعليمات تقبل وسائط 32 بت أو 64 بت
    • يفترض أن تكون العناوين 64 بت
  • تقنية SIMD المتقدمة(نيون) مُحسّن:
    • يحتوي على 32 سجلًا بحجم 128 بت (مقارنةً بـ 16 سجلًا سابقًا)، ويمكن الوصول إليه أيضًا عبر VFPv4
    • يدعم تنسيق الفاصلة العائمة مزدوجة الدقة
    • متوافق تمامًا مع معيار IEEE 754
    • تستخدم تعليمات التشفير/فك التشفير AES وتعليمات التجزئة SHA-1/SHA-2 هذه السجلات أيضًا
  • نظام استثناءات جديد:
    • عدد أقل من السجلات المصرفية والأنماط
  • ترجمة الذاكرة من عناوين افتراضية 48 بت استنادًا إلى امتداد العنوان الفيزيائي الكبير (LPAE) الحالي، والذي تم تصميمه ليتم توسيعه بسهولة إلى 64 بت

ملحق: تلميح لجمع البيانات (ARMv8.0-DGH).

تم تقديم معمارية AArch64 في ARMv8-A، وهي مُضمنة في الإصدارات اللاحقة من ARMv8-A، وفي جميع إصدارات ARMv9-A. كما تم تقديمها كخيار في ARMv8-R، بعد تقديمها في ARMv8-A؛ وهي غير مُضمنة في ARMv8-M.

تنسيقات تعليمات A64

يوجد رمز العملية الرئيسي لتحديد المجموعة التي تنتمي إليها تعليمات A64 في البتات 25-28.

تنسيقات تعليمات A64
يكتبقليل
313029282726252423222120191817161514131211109876543210
محجوز0العملية 00000العملية 1
الشركات الصغيرة والمتوسطة1العملية 00000يختلف
غير مخصص0001
SVE0010يختلف
غير مخصص0011
معالجة البيانات - إصدار فوري للحاسوب الشخصيopimm lo10000مرحباً​الطريق
معالجة البيانات - الآخرون المباشرونسان فرانسيسكو10001–11الطريق
الفروع + تعليمات النظامop0101op1op2
تعليمات التحميل والتخزينop01op10op2op3op4
معالجة البيانات — السجلسان فرانسيسكوop0op1101op2op3
معالجة البيانات - الفاصلة العائمة و SIMDop0111op1op2op3

ARM-A (بنية التطبيق)

منصة Armv8-A مزودة بشريحة معالجة مركزية كبيرة الحجم Cortex-A57 / A53 MPCore

أُعلن عن معمارية ARMv8-A في أكتوبر 2011، [ 5 ] وهي تمثل تغييرًا جذريًا في معمارية ARM. تضيف هذه المعمارية حالة تنفيذ اختيارية 64 بت، تُسمى "AArch64"، ومجموعة تعليمات "A64" الجديدة المرتبطة بها، بالإضافة إلى حالة تنفيذ 32 بت، "AArch32"، التي تدعم مجموعتي تعليمات "A32" (المعمارية الأصلية 32 بت) و"T32" (المعمارية Thumb/Thumb-2). توفر مجموعتا التعليمات الأخيرتان توافقًا في مساحة المستخدم مع معمارية ARMv7-A الحالية 32 بت. تسمح معمارية ARMv8-A بتشغيل تطبيقات 32 بت في نظام تشغيل 64 بت، كما تسمح بتشغيل نظام تشغيل 32 بت تحت سيطرة مُشرف افتراضي 64 بت . [ 1 ] أعلنت شركة ARM عن معالجاتها Cortex-A53 و Cortex-A57 في 30 أكتوبر 2012. [ 6 ] كانت شركة Apple أول من أطلق معالجًا متوافقًا مع ARMv8-A ( Cyclone ) في منتج استهلاكي ( iPhone 5S ). وكانت شركة AppliedMicro ، باستخدام FPGA ، أول من عرض ARMv8-A. [ 7 ] أول نظام على شريحة (SoC) يعمل بمعالج ARMv8-A من سامسونج هو Exynos 5433 المستخدم في Galaxy Note 4 ، والذي يتميز بمجموعتين من أربع أنوية Cortex-A57 وCortex-A53 في تكوين big.LITTLE ؛ ولكنه يعمل فقط في وضع AArch32. [ 8 ] يتضمن ARMv8-A تقنيتي VFPv3/v4 وSIMD المتقدمة (Neon) كميزات قياسية في كل من AArch32 وAArch64. كما يضيف تعليمات التشفير التي تدعم AES و SHA-1 / SHA-256 وحساب الحقول المنتهية . [ 9 ]

يمكن لمعالج ARMv8-A دعم بنية AArch32 أو AArch64 أو كليهما؛ وقد يدعم كلاً منهما عند مستويات استثناء منخفضة، بينما يدعم AArch64 فقط عند مستويات استثناء أعلى. [ 10 ] على سبيل المثال، يدعم معالج ARM Cortex-A32 بنية AArch32 فقط، [ 11 ] ويدعم معالج ARM Cortex-A34 بنية AArch64 فقط، [ 12 ] بينما يدعم معالج ARM Cortex-A72 كلاً من AArch64 وAArch32. [ 13 ] يجب أن يدعم معالج ARMv9-A بنية AArch64 عند جميع مستويات الاستثناء، وقد يدعم بنية AArch32 عند مستوى الاستثناء EL0. [ 10 ]

ARMv8.1-A

في ديسمبر 2014، تم الإعلان عن تحديث ARMv8.1-A، [ 14 ] الذي يحمل "مزايا تدريجية مقارنةً بالإصدار 8.0". وانقسمت هذه التحسينات إلى فئتين: تغييرات في مجموعة التعليمات، وتغييرات في نموذج الاستثناءات وترجمة الذاكرة.

تضمنت التحسينات التي أُدخلت على مجموعة التعليمات ما يلي:

  • مجموعة من تعليمات القراءة والكتابة الذرية AArch64.
  • إضافات إلى مجموعة تعليمات SIMD المتقدمة لكل من AArch32 و AArch64 لتمكين فرص تحسين بعض المكتبات:
    • التوقيع، التشبع، التقريب، المضاعفة، الضرب، التجميع، إرجاع النصف الأعلى.
    • التوقيع، التشبع، التقريب، المضاعفة، الضرب، الطرح، إرجاع النصف الأعلى.
    • تُضاف التعليمات في شكل متجهات وصيغ قياسية.
  • مجموعة من تعليمات التحميل والتخزين AArch64 التي يمكنها توفير ترتيب الوصول إلى الذاكرة المحدود بمناطق العناوين القابلة للتكوين.
  • أصبحت تعليمات CRC الاختيارية في الإصدار 8.0 شرطًا أساسيًا في ARMv8.1.

تضمنت التحسينات التي أُدخلت على نموذج الاستثناء ونظام ترجمة الذاكرة ما يلي:

  • توفر بتة حالة الوصول المميز (PAN) الجديدة تحكمًا يمنع الوصول المميز إلى بيانات المستخدم ما لم يتم تمكينها بشكل صريح.
  • نطاق VMID موسع للمحاكاة الافتراضية؛ يدعم عددًا أكبر من الأجهزة الافتراضية.
  • الدعم الاختياري لتحديث الأجهزة لعلامة الوصول إلى جدول الصفحات ، وتوحيد آلية البت المتسخ الاختيارية التي يتم تحديثها بواسطة الأجهزة.
  • امتدادات مضيف المحاكاة الافتراضية (VHE). تعمل هذه التحسينات على تحسين أداء برامج المحاكاة الافتراضية من النوع الثاني عن طريق تقليل الحمل الزائد للبرامج المرتبط بالانتقال بين نظامي التشغيل المضيف والضيف. تسمح هذه الامتدادات لنظام التشغيل المضيف بالعمل على مستوى EL2، بدلاً من EL1، دون تعديل جوهري. [ 15 ]
  • آلية لتحرير بعض بتات جدول الترجمة لاستخدام نظام التشغيل، حيث لا يحتاج نظام التشغيل إلى دعم الأجهزة.
  • تجاهل البايت العلوي لوضع علامات الذاكرة . [ 16 ]

ARMv8.2-A

تم الإعلان عن ARMv8.2-A في يناير 2016. [ 17 ] تندرج تحسيناته ضمن أربع فئات:

امتداد المتجهات القابل للتوسع (SVE)

تُمنح رخصة Scalable Vector Extension (SVE) كإضافة اختيارية لبنية ARMv8.2-A والإصدارات الأحدث، وقد طُوّرت خصيصًا لتحسين أداء العمليات العلمية في الحوسبة عالية الأداء . [ 18 ] [ 19 ] تسمح هذه المواصفات لمرخصي ARM باختيار عرض مُحدد مسبقًا لسجلات البنية يتراوح بين 128 و2048 بت، بمضاعفات العدد 128. تُعدّ هذه الإضافة مكملة لإضافات NEON ولا تحل محلها .

تم بالفعل تنفيذ نسخة SVE ذات 512 بت على جهاز الكمبيوتر العملاق Fugaku باستخدام معالج Fujitsu A64FX ARM؛ وكان هذا الكمبيوتر [ 20 ] أسرع جهاز كمبيوتر عملاق في العالم لمدة عامين، من يونيو 2020 [ 21 ] إلى مايو 2022. [ 22 ] تم تنفيذ نسخة أكثر مرونة، 2x256 SVE، بواسطة معالج AWS Graviton3 ARM.

يدعم GCC تقنية SVE ، حيث يدعم الإصدار 8 من GCC التوجيه التلقائي [ 19 ] ، بينما يدعم الإصدار 10 من GCC وظائف C المضمنة. اعتبارًا من يوليو 2020يدعم كل من LLVM و clang وظائف C و IR الداخلية. كما يدعم إصدار ARM الخاص من LLVM خاصية التوجيه التلقائي. [ 23 ]

ARMv8.3-A

في أكتوبر 2016، تم الإعلان عن ARMv8.3-A. وقد انقسمت تحسيناته إلى ست فئات: [ 24 ]

  • مصادقة المؤشر (PAC) [ 25 ] [ 26 ] (AArch64 فقط)؛ امتداد إلزامي (يعتمد على تشفير كتلة جديد ، QARMA [ 27 ] ) إلى البنية (تحتاج المترجمات إلى استغلال ميزة الأمان، ولكن نظرًا لأن التعليمات موجودة في مساحة NOP، فإنها متوافقة مع الإصدارات السابقة على الرغم من أنها لا توفر أي أمان إضافي على الرقائق القديمة).
  • المحاكاة الافتراضية المتداخلة (AArch64 فقط).
  • دعم متقدم للأعداد المركبة SIMD (AArch64 و AArch32)؛ على سبيل المثال، الدوران بمضاعفات 90 درجة.
  • تعليمة FJCVTZS الجديدة (تحويل عدد الفاصلة العائمة في جافا سكريبت إلى عدد ثابت ذي إشارة، مع التقريب نحو الصفر). [ 28 ]
  • تغيير في نموذج اتساق الذاكرة (AArch64 فقط) لدعم نموذج RCpc (متسق المعالج المتسق مع الإصدار) الأضعف (غير الافتراضي) لـ C++11 / C11 (كان نموذج اتساق C++11/C11 الافتراضي مدعومًا بالفعل في ARMv8 السابق).
  • دعم آلية المعرف لذاكرة التخزين المؤقت الأكبر المرئية للنظام (AArch64 و AArch32).

يدعم الآن (على الأقل) GCC 7.0 بنية ARMv8.3-A. [ 29 ]

ARMv8.4-A

في نوفمبر 2017، تم الإعلان عن ARMv8.4-A. وتندرج تحسيناته ضمن الفئات التالية: [ 30 ] [ 31 ] [ 32 ]

  • "امتدادات التشفير SHA3 / SHA512 / SM3 / SM4 "، أي التعليمات الاختيارية.
  • دعم محسّن للتقنية الافتراضية. [ 33 ]
  • إمكانيات تقسيم الذاكرة ومراقبتها (MPAM).
  • حالة EL2 آمنة جديدة وأجهزة مراقبة النشاط.
  • تعليمات الضرب النقطي للأعداد الصحيحة الموقعة وغير الموقعة (SDOT و UDOT).

ARMv8.5-A و ARMv9.0-A

في سبتمبر 2018، تم الإعلان عن ARMv8.5-A. وتندرج تحسيناته ضمن الفئات التالية: [ 34 ] [ 35 ] [ 36 ]

  • امتداد وضع العلامات على الذاكرة (MTE) (AArch64). [ 37 ]
  • تُستخدم مؤشرات هدف التفرع (BTI) (AArch64) للحد من قدرة المهاجم على تنفيذ تعليمات برمجية عشوائية. ومثل مصادقة المؤشر، فإن التعليمات ذات الصلة لا تُحدث أي تغييرات في الإصدارات السابقة من ARMv8-A.
  • تعليمات مولد الأرقام العشوائية - "توفير أرقام عشوائية حتمية وحقيقية تتوافق مع مختلف المعايير الوطنية والدولية".

في 2 أغسطس 2019، أعلنت جوجل أن نظام أندرويد سيعتمد إضافة علامات الذاكرة (MTE). [ 38 ]

في مارس 2021، تم الإعلان عن ARMv9-A. تعتمد ARMv9-A بشكل أساسي على جميع ميزات ARMv8.5. [ 39 ] [ 40 ] [ 41 ] كما تضيف ARMv9-A ما يلي:

  • امتداد المتجهات القابل للتوسع 2 (SVE2). يعتمد SVE2 على تقنية المتجهات القابلة للتوسع في SVE لزيادة التوازي الدقيق على مستوى البيانات (DLP) مما يسمح بإنجاز المزيد من العمل لكل تعليمة. تهدف SVE2، كما هو مذكور في المواد التسويقية، إلى توفير هذه المزايا لمجموعة أوسع من البرامج، بما في ذلك برامج معالجة الإشارات الرقمية (DSP) وبرامج الوسائط المتعددة بتقنية SIMD التي تستخدم حاليًا NEON . [ 42 ] تم تحديث LLVM / Clang 9.0 و GCC 10.0 لدعم SVE2. [ 42 ] [ 43 ]
  • امتداد الذاكرة المعاملاتية (TME). بعد امتدادات x86 ، يوفر TME دعمًا للذاكرة المعاملاتية للأجهزة (HTM) وإلغاء قفل المعاملات (TLE). يهدف TME إلى توفير تزامن قابل للتوسع لزيادة التوازي على مستوى الخيوط (TLP) ، مما يسمح بإنجاز المزيد من العمل لكل خيط. [ 42 ] تم تحديث LLVM / Clang 9.0 و GCC 10.0 لدعم TME. [ 43 ]
  • بنية الحوسبة السرية (CCA). [ 44 ] [ 45 ] [ 46 ]

ARMv8.6-A و ARMv9.1-A

في سبتمبر 2019، تم الإعلان عن ARMv8.6-A. وتندرج تحسيناته ضمن الفئات التالية: [ 34 ] [ 47 ]

  • الضرب العام للمصفوفات (GEMM).
  • دعم تنسيق Bfloat16 .
  • تعليمات معالجة مصفوفة SIMD (أضيفت إلى NEON):
    • BFDOT* (BFloat16 dot product)
    • BFMMLA (ضرب وتجميع مصفوفة BFloat16)
    • BFMLAL* (BFloat16 الضرب والتراكم، والتوسع إلى طويل)
    • BFCVT* (تحويل BFloat16)
  • تحسينات في مجال المحاكاة الافتراضية وإدارة النظام والأمان.
  • والامتدادات التالية (التي أضاف LLVM 11 دعمًا لها بالفعل [ 48 ] ):
    • تقنية المحاكاة الافتراضية المحسّنة للعدادات (ARMv8.6-ECV).
    • المصائد الدقيقة (ARMv8.6-FGT).
    • مراقبة النشاط الافتراضي (ARMv8.6-AMU).

على سبيل المثال، الفخاخ الدقيقة، وتعليمات انتظار الحدث (WFE)، وEnhancedPAC2 وFPAC. تُستخدم امتدادات bfloat16 لـ SVE وNeon بشكل أساسي في التعلم العميق . [ 49 ]

ARMv8.7-A و ARMv9.2-A

في سبتمبر 2020، تم الإعلان عن ARMv8.7-A. وتندرج تحسيناته ضمن الفئات التالية: [ 34 ] [ 50 ]

  • امتداد المصفوفة القابل للتوسع (SME) (خاص بمعالجات ARMv9.2 فقط). [ 51 ] يضيف SME ميزات جديدة لمعالجة المصفوفات بكفاءة، مثل:
    • تخزين البلاطات المصفوفية.
    • تبديل المصفوفة أثناء التشغيل.
    • تحميل/تخزين/إدراج/استخراج متجهات البلاطات.
    • حاصل الضرب الخارجي للمصفوفة لمتجهات SVE.
    • "وضع البث" SVE.
  • دعم مُحسّن لخاصية التوصيل السريع لـ PCIe (AArch64).
  • تحميل وتخزين البيانات الذرية بحجم 64 بايت إلى المعالجات المسرعة (AArch64).
  • انتظار المقاطعة (WFI) وانتظار الحدث (WFE) مع مهلة زمنية (AArch64).
  • تسجيل الفرع (ARMv9.2 فقط).
  • مسجل مكدس المكالمات

ARMv8.8-A و ARMv9.3-A

في سبتمبر 2021، تم الإعلان عن إصداري ARMv8.8-A و ARMv9.3-A. وتندرج تحسيناتهما ضمن الفئات التالية: [ 34 ] [ 52 ]

  • المقاطعات غير القابلة للإخفاء (AArch64).
  • تعليمات لتحسين عمليات memcpy() و memset() (AArch64).
  • تحسينات على PAC (AArch64).
  • الفروع الشرطية الملمحة (AArch64).

يدعم LLVM 15 معالجات ARMv8.8-A و ARMv9.3-A. [ 53 ]

ARMv8.9-A و ARMv9.4-A

في سبتمبر 2022، تم الإعلان عن ARMv8.9-A و ARMv9.4-A، بما في ذلك: [ 54 ]

  • تحسينات على بنية نظام الذاكرة الافتراضية (VMSA).
    • التوجيه غير المباشر للأذونات والتراكبات.
    • تحسين الترجمة.
    • جداول ترجمة 128 بت (ARMv9 فقط).
  • امتداد المصفوفة القابل للتوسع 2 (SME2) (ARMv9 فقط).
    • تعليمات متعددة المتجهات.
    • المسندات متعددة المتجهات.
    • ضغط الوزن 2b/4b.
    • 1ب شبكات ثنائية.
    • جلب النطاق المسبق.
  • مكدس التحكم المحمي (GCS) (ARMv9 فقط).
  • الحوسبة السرية.
    • سياقات تشفير الذاكرة.
    • تخصيص الجهاز.

ARMv9.5-A

في أكتوبر 2023، تم الإعلان عن ARMv9.5-A، بما في ذلك: [ 55 ]

  • تمت إضافة دعم FP8 (تنسيقات E5M2 و E4M3) إلى:
    • SME2
    • SVE2
    • تقنية SIMD المتقدمة (نيون)
  • الهجرة المباشرة للأجهزة الافتراضية باستخدام هياكل تتبع حالة الأجهزة المتسخة (FEAT_HDBSS)
  • حساب النقاط المدققة
  • دعم استخدام مزيج من PC و SP كمعدِّل عند إنشاء أو التحقق من رموز مصادقة المؤشر.
  • دعم تصميمات Realm Management Extension (RME) الممكّنة، ودعم غير الآمن فقط في جداول حماية الحبيبات، والقدرة على تعطيل مساحات عناوين فعلية معينة (PAS).
  • مصائد الكتابة في تكوين EL3.
  • دعم نقاط التوقف لنطاق العناوين وتفعيل عدم التطابق دون الحاجة إلى الربط.
  • دعم لتفويض أخطاء SErrors بكفاءة من EL3 إلى EL2 أو EL1.

ARMv9.6-A

في أكتوبر 2024، تم الإعلان عن ARMv9.6-A، بما في ذلك: [ 56 ]

  • تحسين كفاءة الشركات الصغيرة والمتوسطة من خلال عمليات التوزيع المنظم وعمليات الربع المربع
  • نطاقات MPAM لتحسين دعم أنظمة الكمبيوتر ذات الذاكرة المشتركة على أنظمة متعددة الرقاقات والرقائق
  • التحكم في ذاكرة المشرف لتتبع الأداء وتحليل الإحصائيات على الأجهزة الافتراضية
  • تحسين التخزين المؤقت ووضع البيانات
  • عزل البيانات الدقيقة للحوسبة السرية
  • قفل بتات سجلات نظام EL1
  • تحسين قابلية توسيع جداول الحماية الحبيبية (GPT) لأنظمة الذاكرة الكبيرة
  • تعليمات SVE جديدة للتوسيع/الضغط وإيجاد العنصر النشط الأول/الأخير
  • تعليمات تحميل وتخزين إضافية غير مميزة لتمكين نظام التشغيل من التفاعل مع ذاكرة التطبيق (LDL(U)R* و STL(U)R*)
  • حقن استثناءات التعليمات غير المعرفة من EL3

ARMv9.7-A

في أكتوبر 2025، تم الإعلان عن ARMv9.7-A، بما في ذلك: [ 57 ]

  • بث عمليات إبطال الذاكرة المستهدفة
  • إدارة الموارد المرنة (MPAMv2)
  • أنواع البيانات ذات 6 بت للذكاء الاصطناعي
  • برامج ترميز الفيديو
  • GICv5

ARM-R (معمارية الوقت الحقيقي)

أُضيفت خاصية دعم معمارية AArch64 الاختيارية إلى ملف تعريف Armv8-R، وكان أول معالج Arm يدعمها هو Cortex-R82. [ 58 ] وتضيف هذه الخاصية مجموعة تعليمات A64، مع بعض التغييرات على تعليمات حاجز الذاكرة. [ 59 ]

مراجع

  1. 1 2 3 4 غريسنثويت، ريتشارد (2011). "ARMv8-A معاينة تقنية" (ملف PDF) . مؤرشف من الأصل (ملف PDF) بتاريخ 11 نوفمبر 2011. تم الاطلاع عليه بتاريخ 31 أكتوبر 2011 .
  2. ↑ "نظرة عامة" . تعرّف على البنية: فهم امتدادات Armv8.x و Armv9.x .
  3. ↑ "دليل المرجع الفني لمعالج ARM Cortex-A57 MPCore" . شركة Arm المحدودة.
  4. ↑ "معالج Cortex-A32 - ARM" . تم الاطلاع عليه بتاريخ 18 ديسمبر 2016 .
  5. ↑ «شركة ARM تكشف عن التفاصيل التقنية للإصدار القادم من معمارية ARM» (بيان صحفي). شركة Arm Holdings . 27 أكتوبر 2011. مؤرشف من الأصل في 1 يناير 2019. تم الاطلاع عليه في 20 سبتمبر 2013 .
  6. ↑ «أطلقت شركة ARM سلسلة معالجات Cortex-A50، وهي المعالجات الأكثر كفاءة في استهلاك الطاقة في العالم من فئة 64 بت» (بيان صحفي). شركة Arm Holdings . تاريخ الاطلاع: 31 أكتوبر 2012 .
  7. ↑ «أبلايد مايكرو تستعرض أول معالج ARM v8 Core 64 بت في العالم» (بيان صحفي). أبلايد مايكرو. 28 أكتوبر 2011. تاريخ الاطلاع: 11 فبراير 2014 .
  8. ↑ "معالج Exynos 5433 من سامسونج هو معالج ARM SoC من طراز A57/A53" . AnandTech. مؤرشف من الأصل بتاريخ 17 سبتمبر 2014. تم الاطلاع عليه بتاريخ 17 سبتمبر 2014 .
  9. ↑ "دليل المرجع التقني لمعالج ARM Cortex-A53 MPCore: ملحق التشفير" . ARM . تم الاطلاع عليه بتاريخ 11 سبتمبر 2016 .
  10. 1 2 "تأثير مستويات الاستثناء المُطبقة" . تعرّف على بنية النظام - نموذج استثناء AArch64 . Arm.
  11. ↑ "Cortex-A32" . مطور Arm .
  12. ↑ "Cortex-A34" . مطور Arm .
  13. ↑ "Cortex-A72" . مطور Arm .
  14. ↑ براش، ديفيد (2 ديسمبر 2014). "معمارية ARMv8-A وتطويرها المستمر" . تم الاطلاع عليه بتاريخ 23 يناير 2015 .
  15. ↑ "محاكاة ARM الافتراضية: الآثار المترتبة على الأداء والبنية" . ISCA 2016. 18 يونيو 2016.
  16. ↑ "تجاهل البايت العلوي (TBI)" . ويكي تشيب .
  17. ↑ براش، ديفيد (5 يناير 2016). "تطور بنية ARMv8" . تم الاطلاع عليه في 7 يونيو 2016 .
  18. ↑ "امتداد المتجهات القابل للتوسع sve لبنية ARMv8a" . مجتمع ARM . 22 أغسطس 2016. تم الاطلاع عليه بتاريخ 8 يوليو 2018 .
  19. 1 2 "سلسلة إصدارات GCC 8 - التغييرات والميزات الجديدة والإصلاحات - مشروع جنو - مؤسسة البرمجيات الحرة (FSF)" . gcc.gnu.org . تم الاطلاع عليه في 9 يوليو 2018 .
  20. ↑ «فوجيتسو تُكمل نموذجًا أوليًا لوحدة المعالجة المركزية للحاسوب العملاق Post-K، وتبدأ تجارب الأداء - فوجيتسو العالمية» . www.fujitsu.com (بيان صحفي) . تاريخ الاطلاع: 8 يوليو 2018 .
  21. ↑ «حاسوب فوغاكو الياباني يحصل على لقب أسرع حاسوب عملاق في العالم» (بيان صحفي). www.riken.jp. ٢٣ يونيو ٢٠٢٠. تاريخ الاطلاع: ٧ ديسمبر ٢٠٢٠ .
  22. ↑ "نظام Frontier التابع لمختبر أوك ريدج الوطني أول من يكسر حاجز الإكسافلوب" . Top500 . 30 مايو 2022. تم الاطلاع عليه بتاريخ 30 مايو 2022 .
  23. ↑ "⚙ D71712 تطبيق SVE/SVE2 في اتجاه المصب (LLVM)" . reviews.llvm.org .
  24. ↑ ديفيد براش (26 أكتوبر 2016). "معمارية ARMv8-A - إضافات 2016" .
  25. ↑ " [ Ping~,AArch64 ] إضافة دعم سطر الأوامر لـ -march=armv8.3-a" . تم تعريف امتداد مصادقة المؤشر على أنه امتداد إلزامي على ARMv8.3-A وليس اختياريًا.
  26. ↑ "مصادقة المؤشر على معالجات ARM" . ARM . تم الاطلاع عليه بتاريخ 5 مارس 2025 .
  27. ↑ "شركة كوالكوم تصدر ورقة بيضاء تشرح بالتفصيل مصادقة المؤشر على معالج ARMv8.3" . 10 يناير 2017.
  28. ↑ "تعليمات الفاصلة العائمة A64: FJCVTZS" . arm.com . تم الاطلاع عليه بتاريخ 11 يوليو 2019 .
  29. ↑ "سلسلة إصدارات GCC 7 - التغييرات والميزات الجديدة والإصلاحات" . يدعم الآن معمارية ARMv8.3-A. ويمكن استخدامها بتحديد الخيار -march=armv8.3-a. [...] يدعم الخيار -msign-return-address= لتمكين حماية عنوان الإرجاع باستخدام ملحقات مصادقة المؤشر ARMv8.3-A.
  30. ↑ "تقديم إضافات عام 2017 لبنية Arm" . community.arm.com . 2 نوفمبر 2017. تم الاطلاع عليه بتاريخ 15 يونيو 2019 .
  31. ↑ "استكشاف التعلم الآلي باستخدام الضرب النقطي" . community.arm.com . 6 ديسمبر 2017. تم الاطلاع عليه بتاريخ 15 يونيو 2019 .
  32. ↑ "ARM تُهيئ دعم ARMv8.4-A لمُصرّف GCC - Phoronix" . www.phoronix.com . تاريخ الاطلاع: 14 يناير 2018 .
  33. ↑ "NEVE: ملحقات المحاكاة الافتراضية المتداخلة لمعالجات ARM" . مؤتمر SOSP 2017. 14 أكتوبر 2017.
  34. ١ ٢ ٣ ٤ "امتدادات وميزات ARMv8.x و ARMv9.x" . تعرّف على بنية النظام: فهم امتدادات ARMv8.x و ARMv9.x .
  35. ↑ "إعلان معمارية Arm ARMv8.5-A - مدونة المعالجات - المعالجات - مجتمع Arm" . community.arm.com . تم الاطلاع عليه بتاريخ 26 أبريل 2019 .
  36. ↑ "دليل مرجعي لهندسة معمارية ARMv8، لملف تعريف هندسة ARMv8-A" . مطور ARM . تم الاطلاع عليه بتاريخ 6 أغسطس 2019 .
  37. ↑ "معمارية Arm MTE: تعزيز أمان الذاكرة" . community.arm.com . 5 أغسطس 2019. تم الاطلاع عليه بتاريخ 27 يوليو 2021 .
  38. ↑ "اعتماد إضافة Arm Memory Tagging في نظام Android" . مدونة جوجل للأمن الإلكتروني . تم الاطلاع عليه بتاريخ 6 أغسطس 2019 .
  39. ↑ "يُمثل الإصدار 9 من Arm حلاً لاحتياجات الذكاء الاصطناعي والأمن والحوسبة المتخصصة المستقبلية" . Arm | بنية العالم الرقمي . تم الاطلاع عليه بتاريخ 27 يوليو 2021 .
  40. ↑ شور، ديفيد (30 مارس 2021). "شركة Arm تطلق معالج ARMv9" . ويكي تشيب فيوز . تم الاطلاع عليه بتاريخ 27 يوليو 2021 .
  41. ↑ فروموسانو، أندريه. "شركة آرم تعلن عن معمارية ARMv9: SVE2، والأمان، والعقد القادم" . www.anandtech.com . مؤرشف من الأصل في 30 مارس 2021. تم الاطلاع عليه في 27 يوليو 2021 .
  42. ١ ٢ ٣ "أرم تُصدر SVE2 وTME لبنية A-profile - مدونة المعالجات - المعالجات - مجتمع أرم" . community.arm.com . ١٨ أبريل ٢٠١٩. تم الاطلاع عليه بتاريخ ٢٥ مايو ٢٠١٩ .
  43. 1 2 "Arm SVE2 Support Aligning For GCC 10, LLVM Clang 9.0 – Phoronix" . www.phoronix.com . تاريخ الاطلاع: 26 مايو 2019 .
  44. ↑ "تصميم والتحقق من بنية الحوسبة السرية لشركة Arm" . مؤتمر OSDI 2022. تم الاطلاع عليه بتاريخ 11 يوليو 2022 .
  45. ↑ "إطلاق العنان لقوة البيانات باستخدام Arm CCA" . community.arm.com . 23 يونيو 2021. تم الاطلاع عليه بتاريخ 27 يوليو 2021 .
  46. ↑ "شركة Arm تُعلن عن بنية الحوسبة السرية الخاصة بها" . ويكي تشيب فيوز . 23 يونيو 2021. تم الاطلاع عليه بتاريخ 27 يوليو 2021 .
  47. ↑ "تحديث بنية ملف تعريف Arm A لعام 2019" . community.arm.com . 25 سبتمبر 2019. تم الاطلاع عليه بتاريخ 26 سبتمبر 2019 .
  48. ↑ "ملاحظات إصدار LLVM 11.0.0" . releases.llvm.org . تم الاطلاع عليه بتاريخ 11 مارس 2021 .
  49. ↑ "امتدادات BFloat16 لمعالجات ARMv8-A" . community.arm.com . 29 أغسطس 2019. تم الاطلاع عليه بتاريخ 30 أغسطس 2019 .
  50. ↑ وايدمان، مارتن (21 سبتمبر 2020). "تطورات بنية ARM A-Profile لعام 2020" . community.arm.com . ARM . تم الاطلاع عليه بتاريخ 28 سبتمبر 2022 .
  51. ↑ "امتداد المصفوفة القابل للتوسع لبنية ARMv9-A" . community.arm.com . 14 يوليو 2021. تم الاطلاع عليه بتاريخ 27 يوليو 2021 .
  52. ↑ وايدمان، مارتن (8 سبتمبر 2021). "تطورات بنية ARM A-Profile لعام 2021" . community.arm.com . ARM . تم الاطلاع عليه بتاريخ 28 سبتمبر 2022 .
  53. ↑ "ما الجديد في LLVM 15؟ - مدونة البنى والمعالجات - مدونات مجتمع Arm - مجتمع Arm" . 27 فبراير 2023. تم الاطلاع عليه في 15 أبريل 2023 .
  54. ↑ "تطورات بنية Arm A-Profile لعام 2022 - مدونة البنى والمعالجات - مدونات مجتمع Arm - مجتمع Arm" . community.arm.com . 29 سبتمبر 2022. تم الاطلاع عليه في 9 ديسمبر 2022 .
  55. ↑ "تطورات بنية Arm A-Profile لعام 2023 - مدونة البنى والمعالجات - مدونات مجتمع Arm - مجتمع Arm" . community.arm.com . 5 أكتوبر 2023. تم الاطلاع عليه بتاريخ 14 أكتوبر 2024 .
  56. ↑ "تطورات بنية Arm A-Profile لعام 2024 - مدونة البنى والمعالجات - مدونات مجتمع Arm - مجتمع Arm" . community.arm.com . 1 أكتوبر 2024. تم الاطلاع عليه بتاريخ 14 أكتوبر 2024 .
  57. ↑ "تطورات بنية Arm A-Profile لعام 2025 - مدونة البنى والمعالجات - مدونات مجتمع Arm - مجتمع Arm" . community.arm.com . 2 أكتوبر 2025. تم الاطلاع عليه بتاريخ 15 أكتوبر 2025 .
  58. ↑ فروموسانو، أندريه (3 سبتمبر 2020). "شركة ARM تعلن عن معالج Cortex-R82: أول معالج 64 بت يعمل في الوقت الحقيقي" . AnandTech .
  59. ↑ "ملحق دليل مرجعي لهندسة معمارية Arm - Armv8، لملف تعريف هندسة معمارية Armv8-R AArch64" . شركة Arm المحدودة .