دائرة متكاملة خاصة بالصفر
شركة زيرو إيه إس آي سي (Zero ASIC Corporation) ، المعروفة سابقًا باسم أدابتيفا (Adapteva, Inc. )، هي شركة لتصميم أشباه الموصلات بدون مصانع ، وتركز على تصميم معالجات دقيقة متعددة النوى منخفضة الطاقة. وكانت الشركة ثاني شركة تعلن عن تصميم يضم 1000 نواة معالجة متخصصة على دائرة متكاملة واحدة . [ 1 ] [ 2 ]
تأسست شركة Adapteva عام 2008 بهدف تحقيق تقدم عشرة أضعاف في أداء العمليات الحسابية ذات الفاصلة العائمة لكل واط في سوق الأجهزة المحمولة. وتعتمد منتجاتها على بنية Epiphany متعددة النوى متعددة التعليمات والبيانات (MIMD)، وعلى مشروع Parallella الذي أطلقته عبر منصة Kickstarter في سبتمبر 2012 للترويج لفكرة "حاسوب فائق للجميع". اسم الشركة الأصلي، Adapteva، هو مزيج من كلمة "adapt" (التكيف) والكلمة العبرية "Teva" التي تعني الطبيعة.
في وقت ما قبل أكتوبر 2023، تم تغيير اسم الشركة إلى Zero ASIC، [ 3 ] مع تركيز واضح على المنتجات القائمة على الرقاقات الصغيرة وأدوات تصميم FPGA . [ 4 ]
تاريخ
تأسست شركة Adapteva في مارس 2008 على يد أندرياس أولوفسون، بهدف تحقيق تقدمٍ هائلٍ في كفاءة استهلاك الطاقة لمعالجة العمليات الحسابية ذات الفاصلة العائمة في سوق الأجهزة المحمولة . في مايو 2009، طوّر أولوفسون نموذجًا أوليًا لنوعٍ جديدٍ من بنية حاسوبية متعددة النوى ذات معالجة متوازية ضخمة . تم تنفيذ النموذج الأولي بتقنية 65 نانومتر، واحتوى على 16 نواة معالجة دقيقة مستقلة. مكّنت هذه النماذج الأولية شركة Adapteva من الحصول على تمويلٍ بقيمة 1.5 مليون دولار أمريكي ضمن جولة التمويل الأولى (Series A) من شركة BittWare، ومقرها كونكورد، نيو هامبشاير ، في أكتوبر 2009. [ 5 ]
بدأ أول منتج تجاري من رقائق Adapteva في تقديم عينات للعملاء في أوائل مايو 2011، وبعد ذلك بوقت قصير أعلنوا عن القدرة على وضع ما يصل إلى 4096 نواة على شريحة واحدة.
تم الإعلان عن Epiphany III في أكتوبر 2011 باستخدام عمليات تصنيع 28 نانومتر و 65 نانومتر.
منتجات
معالجات إبيفاني
تُعدّ عائلة منتجات Epiphany الرئيسية من Adapteva عبارة عن بنية MIMD متعددة النوى قابلة للتوسع . تستوعب بنية Epiphany رقائق تحتوي على ما يصل إلى 4096 معالجًا دقيقًا من نوع RISC خارج الترتيب ، تتشارك جميعها مساحة ذاكرة مسطحة واحدة بحجم 32 بت . كل معالج RISC في بنية Epiphany هو معالج فائق التوازي، مزود بملف سجلات موحد 64×32 بت (للأعداد الصحيحة أو أحادية الدقة )، ويعمل بتردد يصل إلى 1 جيجاهرتز، وقادر على معالجة 2 جيجا فلوبس (أحادية الدقة). تستخدم معالجات RISC في Epiphany بنية مجموعة تعليمات مخصصة (ISA) مُحسّنة للعمليات الحسابية أحادية الدقة ، [ 6 ] ولكنها قابلة للبرمجة بلغة ANSI C عالية المستوى باستخدام سلسلة أدوات GNU-GCC القياسية . يحتوي كل معالج RISC (في التطبيقات الحالية؛ غير ثابت في البنية) على 32 كيلوبايت من الذاكرة المحلية. يجب أن يكون الكود (الذي قد يكون مكررًا في كل نواة) ومساحة المكدس موجودة في تلك الذاكرة المحلية . بالإضافة إلى ذلك، ينبغي أن تتسع معظم البيانات المؤقتة هناك لتحقيق أقصى سرعة. ويمكن أيضاً استخدام البيانات من ذاكرة المعالج المحلية مع انخفاض في السرعة، أو من ذاكرة الوصول العشوائي الخارجية مع انخفاض أكبر بكثير في السرعة.
لا تعتمد بنية الذاكرة على تسلسل هرمي صريح لذاكرة التخزين المؤقت للأجهزة ، على غرار معالج Cell من سوني/توشيبا/آي بي إم ، ولكن مع ميزة إضافية تتمثل في دعم عمليات التحميل والتخزين خارج الشريحة وبين النوى (مما يُسهّل نقل البرامج إلى هذه البنية). وهي عبارة عن تطبيق مادي لمساحة عناوين عالمية مُقسّمة .
أدى ذلك إلى الاستغناء عن الحاجة إلى أجهزة معقدة لتماسك ذاكرة التخزين المؤقت ، مما يفرض حدًا عمليًا على عدد النوى في نظام متعدد النوى تقليدي . يسمح هذا التصميم للمبرمج بالاستفادة من معرفة مسبقة أكبر بأنماط الوصول المستقلة إلى البيانات لتجنب تكلفة وقت التشغيل اللازمة لاكتشافها. جميع عقد المعالج متصلة عبر شبكة مدمجة ، مما يسمح بتمرير الرسائل بكفاءة. [ 7 ]
قابلية التوسع
تم تصميم البنية لتتوسع بشكل شبه غير محدود، مع 4 روابط إلكترونية تسمح بدمج رقائق متعددة في بنية شبكية، مما يسمح بإنشاء أنظمة تحتوي على آلاف النوى.
المعالجات المساعدة

في 19 أغسطس 2012، نشرت شركة Adapteva بعض المواصفات والمعلومات حول معالجات Epiphany متعددة النوى. [ 8 ]
| معلومات فنية لـ | E16G301 [ 9 ] | E64G401 [ 10 ] |
|---|---|---|
| النوى | 16 | 64 |
| تردد النواة ميجاهرتز | 1000 | 800 |
| GFLOPS الأساسية | 2 | 1.6 |
| "مجموع جيجاهرتز" | 16 | 51.2 |
| مجموع الجيجا فلوبس | 32 | 102 |
| مم 2 | 8.96 | 8.2 |
| نانومتر | 65 | 28 |
| W def. | 0.9 | 1.4 |
| أقصى قدرة كهربائية (واط ) | 2 | 2 |
في سبتمبر 2012، تم إنتاج نسخة ذات 16 نواة، Epiphany-III (E16G301)، باستخدام تقنية 65 نانومتر [ 11 ] ( شريحة بمساحة 11.5 مم² وتردد 500 ميجاهرتز [ 12 ] ) ، كما تم إنتاج نماذج هندسية من Epiphany-IV ذات 64 نواة (E64G401) باستخدام تقنية 28 نانومتر من شركة GlobalFoundries (تردد 800 ميجاهرتز). [ 13 ]
تشمل الأسواق الرئيسية لبنية Epiphany متعددة النوى ما يلي:
- تطبيقات الهواتف الذكية مثل التعرف على الوجه في الوقت الفعلي ، والتعرف على الكلام ، والترجمة ، والواقع المعزز .
- تتطلب أجهزة الكمبيوتر العملاقة من الجيل التالي كفاءة طاقة أفضل بشكل كبير للسماح للأنظمة بالتوسع إلى مستويات الحوسبة إكسا فلوب .
- تسريع العمليات الحسابية ذات الفاصلة العائمة في الأنظمة المدمجة القائمة على بنى مصفوفات البوابات القابلة للبرمجة الميدانية .
مشروع باراليلا

في سبتمبر 2012، أطلقت شركة Adapteva مشروع Parallella على منصة Kickstarter ، والذي تم تسويقه تحت شعار " حاسوب فائق للجميع ". ونُشرت أدلة مرجعية معمارية للمنصة كجزء من الحملة لجذب الانتباه إلى المشروع. [ 14 ] تم تحقيق هدف التمويل البالغ 750,000 دولار أمريكي في غضون شهر، حيث كان الحد الأدنى للمساهمة 99 دولارًا أمريكيًا، مما يتيح للمساهمين الحصول على جهاز واحد؛ وعلى الرغم من أن الموعد النهائي الأولي كان محددًا في مايو 2013، إلا أنه تم شحن أول أجهزة كمبيوتر أحادية اللوحة مزودة بشريحة Epiphany ذات 16 نواة في ديسمبر 2013. [ 15 ]
من المخطط أن يكون حجم اللوحة 86 مم × 53 مم (3.4 بوصة × 2.1 بوصة) . [ 16 ] [ 17 ] [ 18 ]
جمعت حملة التمويل الجماعي على منصة كيكستارتر 898,921 دولارًا أمريكيًا. [ 19 ] [ 20 ] لم ينجح جمع المبلغ المستهدف البالغ 3 ملايين دولار أمريكي، لذا لن يتم إنتاج نسخة Parallella ذات 64 نواة بكميات كبيرة. [ 21 ] سيحصل مستخدمو كيكستارتر الذين تبرعوا بأكثر من 750 دولارًا أمريكيًا على نسخة "parallella-64" المزودة بمعالج مساعد ذي 64 نواة (مصنوعة من النموذج الأولي بمعدل 50 شريحة لكل رقاقة). [ 22 ]
| خادم Parallella-16 الصغير | الكمبيوتر المكتبي Parallella-16 | Parallella-16 منصة مدمجة | |
|---|---|---|---|
| الاستخدام | خادم بدون شاشة متصل بشبكة إيثرنت | جهاز كمبيوتر شخصي | أنظمة مضمنة متطورة |
| المعالج | معالج ثنائي النواة 32 بت ARM Cortex-A9 مع NEON بسرعة 1 جيجاهرتز (جزء من شريحة Zynq XC7Z010 من Xilinx) | معالج ثنائي النواة 32 بت ARM Cortex-A9 مع NEON بسرعة 1 جيجاهرتز (جزء من شريحة Zynq XC7Z020 من Xilinx) | |
| المعالج المساعد | معالج Epiphany III متعدد النوى ذو 16 نواة (E16) | ||
| ذاكرة | ذاكرة وصول عشوائي DDR3L سعة 1 جيجابايت | ||
| إيثرنت | 10/100/1000 | ||
| USB | غير متوفر | 2× USB 2.0 (USB 2.0 HS و USB OTG) | |
| عرض | غير متوفر | HDMI | |
| تخزين | بطاقة microSD سعة 16 جيجابايت | ||
| توسع | غير متوفر | 2 وصلات إلكترونية + 24 منفذ إدخال/إخراج للأغراض العامة | 2 وصلات إلكترونية + 24 منفذ إدخال/إخراج للأغراض العامة |
| FPGA | 28 ألف خلية منطقية قابلة للبرمجة، 80 شريحة معالجة الإشارات الرقمية قابلة للبرمجة | 80 ألف خلية منطقية قابلة للبرمجة، 220 شريحة معالجة الإشارات الرقمية قابلة للبرمجة | |
| وزن | 36 غرام (1.3 أونصة) | 38 غرام (1.3 أونصة) | |
| مقاس | 3.5 بوصة × 2.1 بوصة × 0.625 بوصة (88.9 مم × 53.3 مم × 15.9 مم) | ||
| رمز المنتج | P1600-DK-xx | P1601-DK-xx | P1602-DK-xx |
| رمز النظام المنسق | 8471.41.0150 | ||
| قوة | يعمل عبر منفذ USB (2.5 واط) أو 5 فولت تيار مستمر (≈5 واط) | ||
عيد الغطاس الخامس
بحلول عام 2016، كانت الشركة قد أنتجت نسخةً من معمارية Epiphany الخاصة بها، تضم 1024 نواة و 64 بت، وتتميز بما يلي: ذاكرة تخزين محلية أكبر (64 كيلوبايت)، وعنونة 64 بت، وحسابات الفاصلة العائمة مزدوجة الدقة أو SIMD أحادية الدقة، وتعليمات الأعداد الصحيحة 64 بت، وقد تم تنفيذها بتقنية 16 نانومتر. [ 23 ] تضمن هذا التصميم تحسينات على مجموعة التعليمات تستهدف تطبيقات التعلم العميق والتشفير . في يوليو 2017 ، أصبح مؤسس Adapteva مديرًا لبرنامج DARPA MTO [ 24 ] وأعلن أن Epiphany V "من غير المرجح" أن يصبح منتجًا تجاريًا. [ 25 ]
أداء
يحقق معالج Parallella ذو الـ 16 نواة أداءً يقارب 5.0 جيجا فلوبس/واط، بينما يُقدّر أداء معالج Epiphany-IV ذو الـ 64 نواة، المصنّع بتقنية 28 نانومتر، بنحو 50 جيجا فلوبس/واط (بدقة أحادية)، [ 26 ] ويحقق نظام مكون من 32 لوحة مبنيّ عليهما أداءً يصل إلى 15 جيجا فلوبس/واط. [ 27 ] وللمقارنة، وصلت أفضل وحدات معالجة الرسومات من AMD وNvidia إلى 10 جيجا فلوبس/واط للدقة الأحادية خلال الفترة 2009-2011. [ 28 ]
صانع رقائق البطاطس
في عام 2023، تحولت الشركة إلى تصميمات وحدات المعالجة المركزية القائمة على الرقاقات الصغيرة، [ 3 ] باستخدام أنوية معالجات RISC-V [ 29 ] وأدوات تصميم FPGA مفتوحة المصدر . [ 4 ] [ 30 ]
انظر أيضاً
- مصفوفة غير متزامنة من المعالجات البسيطة
- SW26010 – تصميم صيني يتميز ببنية مشابهة لتلك المستخدمة في الحاسوب العملاق Sunway TaihuLight
- وحدة معالجة الرؤية - فئة من المعالجات ذات ميزات متداخلة بشكل كبير
مراجع
- ↑ كلارك، دون (3 مايو 2011). "شركة ناشئة لديها خطط طموحة لتكنولوجيا الرقائق الصغيرة" . صحيفة وول ستريت جورنال . تم الاطلاع عليه في 3 مايو 2011 .
- ↑ «تقول شركة IBM إن تقنية Kilocore ستتفوق على معالجات الهواتف المحمولة الحالية» . Tom's Hardware. 2006.
- 1 2 ماكسفيلد، ماكس (31 أكتوبر 2023). "هل هذا هو مستقبل التصميم القائم على الرقاقات الصغيرة؟" . مجلة الهندسة الإلكترونية . تم الاسترجاع في 22 يناير 2026 .
- 1 2 ماكسفيلد، كلايف (27 مارس 2025). "هل يُعدّ معالج Platypus من Zero ASIC مكافئًا لمعالج RISC-V في مجال FPGA؟" . أخبار التصميم . تم الاطلاع عليه في 22 يناير 2026 .
- ↑ "من RTL إلى GDSII في ستة أسابيع فقط" . EETimes (عبر Wayback Machine). 2010. مؤرشف من الأصل في 9 ديسمبر 2010. تم الاطلاع عليه في 26 أكتوبر 2010 .
- ↑ "دليل مرجعي لهندسة إبيفاني" . مؤرشف من الأصل في 9 أكتوبر 2012.
- ↑ "شركة ناشئة تطلق تقنية تسريع العمليات الحسابية متعددة النوى ذات الفاصلة العائمة" . HPCWire. 2011. تم الاطلاع عليه في 3 مايو 2011 .
- ↑ "Epiphany Multicore IP. Example Configurations" . 19 أغسطس 2012. مؤرشف من الأصل في 5 مارس 2013. تم الاطلاع عليه في 7 أبريل 2013 .
- ↑ معالج Epiphany-III ذو 16 نواة بتقنية 65 نانومتر (E16G301) مؤرشف في 8 مايو 2013، في Wayback Machine // admin (19 أغسطس 2012)
- ↑ معالج Epiphany-IV ذو 64 نواة بتقنية 28 نانومتر (E64G401) مؤرشف في 8 مايو 2013 على موقع Wayback Machine // admin مؤرشف في 5 مايو 2013 على موقع Wayback Machine (19 أغسطس 2012)
- ↑ أجهزة السيليكون، مؤرشفة في 25 أكتوبر 2012 على موقع Wayback Machine // Adapteva
- ↑ لينلي غويناب، أدابتيفا: المزيد من عمليات الفاصلة العائمة، واستهلاك أقل للطاقة. إبيفاني تقدم مُسرِّعًا للفاصلة العائمة للمعالجات المحمولة. // تقرير المعالجات الدقيقة ، يونيو 2011
- ↑ مايكل فيلدمان، شركة Adapteva تكشف النقاب عن شريحة ذات 64 نواة // HPCWire
- ↑ أندرياس أولوفسون، إصدار وثائق إبيفاني
- ↑ التحديث رقم 46: أول فيديو أنشأه مستخدم Parallella
- ↑ ريك ميريت، شركة Adapteva تطلق مشروع حاسوب عملاق بتكلفة مئة دولار // EETimes، 27 سبتمبر 2012
- ↑ باراليلا - الحوسبة الفائقة للجميع (عرض شرائح) . مؤسس شركة أدابتيفا ومديرها التنفيذي أندرياس أولوفسون . 28 سبتمبر 2012.
- ↑ باراليلا: حاسوب فائق للجميع من شركة أدابتيفا ، صفحة المشروع على كيكستارتر
- ↑ باراليلا: حاسوب فائق للجميع // مشروع كيكستارتر، من شركة أدابتيفا
- ↑ هياواثا براي، شركة أدابتيفا تُصنّع شريحة إلكترونية دقيقة فعّالة ورخيصة بمساعدة منصة كيكستارتر. التمويل الجماعي يُقرّب إنتاج حاسوب صغير وسريع // صحيفة بوسطن غلوب، 2 ديسمبر 2012
- ↑ أندرو باك، تقديم حاسوب لينكس العملاق بسعر 99 دولارًا، مؤرشف في 17 نوفمبر 2015 على موقع Wayback Machine ، Linux.com، 24 يناير 2013: "يُكافأ المتبرعون بمبلغ 99 دولارًا أو أكثر بلوحة واحدة على الأقل مزودة بجهاز ذي 16 نواة. ... توفر شريحة Epiphany ذات الـ 16 نواة أداءً يصل إلى 26 جيجا فلوبس، ويستهلك حاسوب Parallella بأكمله 5 واط فقط."
- ↑ نسخة 64 نواة من لوحة Parallella متوفرة الآن! // مدونة Adapteva على Kickstarter، 25 أكتوبر 2012: "ستُطرح لوحة Epiphany-IV (64+2) Parallella للتبرعات التي تزيد عن 750 دولارًا أمريكيًا. ... نظرًا لأننا نحصل على 50 شريحة فقط لكل رقاقة في هذه الدفعات التجريبية الأولية، لا يمكننا الكشف عن أسعار الرقاقات وإنتاجيتها عند 28 نانومتر."
- ↑ "الظهور الإلهي مقابل الإعلان" .
- ↑ أولوفسون، أندرياس (11 مارس 2017). "السيد أندرياس أولوفسون" . داربا . مؤرشف من الأصل في 11 مارس 2017. تم الاطلاع عليه في 16 ديسمبر 2018 .
- ↑ أولوفسون، أندرياس (9 يوليو 2017). "تحديث حالة Adapteva" . مدونة Adapteva . مؤرشف من الأصل في 23 أبريل 2018. تم الاطلاع عليه في 16 ديسمبر 2018 .
- ↑ فيلدمان، مايكل (22 أغسطس 2012). "أدابتيفا تكشف النقاب عن شريحة ذات 64 نواة" . HPCWire . تم الاطلاع عليه في 3 سبتمبر 2014 .
- ↑ "أدابتيفا تكشف عن منصة الحوسبة الفائقة A-1 في مؤتمر ISC14" . HPCWire، بيان صحفي من أدابتيفا. 23 يونيو 2014. تم الاطلاع عليه في 3 سبتمبر 2014 .
- ↑ "خصائص أجهزة المعالج المركزي ووحدة معالجة الرسومات والميكروفونات مع مرور الوقت. أداء الحوسبة الخام - مقارنة بين GFLOP/ثانية لكل واط للحسابات أحادية الدقة. كلما ارتفع الرقم كان ذلك أفضل" . كارل روب. 24 يونيو 2013. تم الاطلاع عليه في 3 سبتمبر 2014 .
- ↑ شيلوف، أنطون (17 أكتوبر 2023). "Zero ASIC يُمكّن الجميع من تصميم معالجهم الخاص" . آرس تكنيكا . تم الاطلاع عليه في 22 يناير 2026 .
- ↑ هالفيكري، غاريث. "Zero ASIC تسعى إلى "إضفاء الطابع الديمقراطي على صناعة الرقائق" من خلال منصة تصميم ASIC بدون كتابة أكواد، تشبه مكعبات الليغو" . hackster.io . تم الاطلاع عليه بتاريخ 22 يناير 2026 .
للمزيد من القراءة
روابط خارجية
- الموقع الرسمي
- مواصفات باراليلا
- شركات الكمبيوتر في الولايات المتحدة
- شركات تصنيع أجهزة الكمبيوتر
- شركات مقرها في ليكسينغتون، ماساتشوستس
- الشركات الأمريكية التي تأسست عام 2008
- شركات أشباه الموصلات في الولايات المتحدة
- الحوسبة القابلة لإعادة التكوين
- المعالجات متعددة النوى
