مجموعة تعليمات معالجة البتات x86

مجموعات تعليمات معالجة البتات ( مجموعات BMI ) هي امتدادات لبنية مجموعة تعليمات x86 للمعالجات الدقيقة من إنتل وإيه إم دي . يهدف استخدام هذه المجموعات إلى تحسين سرعة معالجة البتات . جميع التعليمات في هذه المجموعات غير مُخصصة لتقنية SIMD وتعمل فقط على سجلات الأغراض العامة .

أصدرت شركة إنتل مجموعتين من التعليمات البرمجية: BMI (المعروفة الآن باسم BMI1) وBMI2؛ وقد طُرحت كلتاهما مع معمارية Haswell الدقيقة ، حيث تتطابق BMI1 مع الميزات التي توفرها مجموعة تعليمات ABM من AMD، بينما تُوسّع BMI2 هذه الميزات. كما أصدرت AMD مجموعتين أخريين: ABM ( معالجة البتات المتقدمة ، وهي أيضًا مجموعة فرعية من SSE4a نفذتها إنتل كجزء من SSE4.2 وBMI1)، وTBM ( معالجة البتات اللاحقة ، وهي إضافة طُرحت مع معالجات Piledriver كإضافة إلى BMI1، ولكن تم التخلي عنها في معالجات Zen ). ^{[ 1 ]}

كانت AMD أول من قدم التعليمات التي تُشكل الآن BMI1 من Intel كجزء من مجموعة تعليمات ABM ( معالجة البتات المتقدمة )، ثم أضافت لاحقًا دعمًا لتعليمات BMI2 الجديدة من Intel. تُعلن AMD اليوم عن توفر هذه الميزات عبر علامات BMI1 وBMI2 الخاصة بمعالجات Intel، وتُوجه المبرمجين لاستهدافها وفقًا لذلك. ^{[ 2 ]}

بينما تعتبر إنتل هذه التعليمات POPCNTجزءًا من SSE4.2 LZCNTوجزءًا من BMI1، فإن كلاً من إنتل وAMD تعلنان عن وجود هاتين التعليماتين بشكل منفصل. تحتوي هذه التعليمات على علامة CPUIDPOPCNT منفصلة تحمل الاسم نفسه، وتستخدم إنتل وAMD علامة AMD للإشارة إلى دعمها (لأن دمجها مع BMI1 وBMI2 يُكمل مجموعة تعليمات ABM الموسعة). ^{[ 2 ] [ 3 ]}ABMLZCNTLZCNT

LZCNTيرتبط هذا الأمر بتعليمات Bit Scan Reverse ( BSR)، ولكنه يُفعّل علامتي ZF (إذا كانت النتيجة صفرًا) وCF (إذا كان المصدر صفرًا) بدلًا من تفعيل علامة ZF (إذا كان المصدر صفرًا). كما أنه يُنتج نتيجة مُحددة (حجم مُعامل المصدر بالبتات) إذا كان مُعامل المصدر صفرًا. بالنسبة لمُعامل غير صفري، يكون مجموع LZCNTو BSRهو عرض بتات المُعامل ناقص 1 (على سبيل المثال، إذا كان مُعامل 32 بت هو 0x000f0000، فإن LZCNT يُعطي 12، وBSR يُعطي 19).

يتم ترميز التعليمات البرمجية LZCNTبحيث إذا لم يكن ABM مدعومًا، BSRفسيتم تنفيذ التعليمات البرمجية بدلاً من ذلك. ^{[ 4 ] : ​​227}

التعليمات المذكورة أدناه هي تلك التي يُفعّلها BMIالبت الموجود في CPUID. تعتبرها إنتل رسميًا LZCNTجزءًا من BMI، لكنها تُعلن عن LZCNTدعمها باستخدام ABMعلامة ميزة CPUID. ^{[ 3 ]} يتوفر BMI1 في معالجات AMD Jaguar ، ^{[ 5 ]} و Piledriver، ^{[ 6 ]} والمعالجات الأحدث، وفي معالجات Intel Haswell، ^{[ 7 ]} والمعالجات الأحدث.

31 + ( ! x ) - ((( x & - x ) & 0x0000FFFF ) ? 16 : 0 ) - ((( x & - x ) & 0x00FF00FF ) ? 8 : 0 ) - ((( x & - x ) & 0x0F0F0F0F ) ? 4 : 0 ) - ((( x & - x ) & 0x33333333 ) ? 2 : 0 ) - ((( x & - x ) & 0x55555555 ) ? 1 : 0 )

TZCNTتُشابه هذه BSFالتعليمات تقريبًا تعليمات Bit Scan Forward، ولكنها تُفعّل علامتي ZF (إذا كانت النتيجة صفرًا) وCF (إذا كان المصدر صفرًا) بدلًا من تفعيل علامة ZF (إذا كان المصدر صفرًا). بالنسبة للوسيط غير الصفري، تكون نتيجة TZCNTكل من التعليمات BSFمتساوية.

كما هو الحال مع LZCNT، فإن ترميز TZCNTبحيث إذا لم يكن BMI1 مدعومًا، BSFفسيتم تنفيذ التعليمة بدلاً من ذلك. ^{[ 4 ] : ​​352}

قدمت إنتل تقنية BMI2 إلى جانب BMI1 في سلسلة معالجات Haswell. أما AMD فهي الوحيدة التي أنتجت معالجات تدعم BMI1 دون BMI2؛ إذ تدعم معمارية Excavator من AMD والإصدارات الأحدث منها تقنية BMI2. ^{[ 11 ]}

تتألف TBM من تعليمات مكملة لمجموعة التعليمات التي تبدأها BMI1؛ وطبيعتها التكميلية تعني أنها لا تحتاج بالضرورة إلى استخدامها مباشرةً، بل يمكن توليدها بواسطة مُصرّف مُحسِّن عند دعمه. قدمت AMD تقنية TBM مع BMI1 في سلسلة معالجات Piledriver ^{[ 6 ]} ؛ بينما لا تدعم معالجات AMD Jaguar اللاحقة والمعالجات المبنية على معمارية Zen تقنية TBM. ^{[ 5 ]} لا تدعم أي من معالجات Intel (على الأقل حتى Alder Lake ) تقنية TBM.

• إنتل
  • معالجات Intel Nehalem والمعالجات الأحدث (مثل Sandy Bridge و Ivy Bridge ) (تدعم تقنية POPCNT)
  • معالجات إنتل سيلفرمونت (تدعم تقنية POPCNT)
  • معالجات Intel Haswell وما هو أحدث منها (مثل Skylake و Broadwell ) (يدعم ABM و BMI1 و BMI2) ^{[ 7 ]}
• AMD
  • المعالجات القائمة على K10 (تدعم ABM)
  • معالجات "القط" منخفضة الطاقة
    • المعالجات القائمة على Bobcat (مدعومة بـ ABM) ^{[ 18 ]}
    • المعالجات القائمة على Jaguar وما بعدها (يدعم ABM وBMI1) ^{[ 5 ]}
    • المعالجات القائمة على Puma وما بعدها (يدعم ABM وBMI1) ^{[ 5 ]}
  • معالجات "المعدات الثقيلة"
    • معالجات تعتمد على معمارية بولدوزر (تدعم ABM)
    • المعالجات القائمة على Piledriver (ABM وBMI1 وTBM مدعومة) ^{[ 1 ]}
    • المعالجات القائمة على تقنية Steamroller (تدعم ABM وBMI1 وTBM)
    • المعالجات القائمة على الحفارات وما بعدها (ABM، BMI1، BMI2 وTBM مدعومة؛ PEXT وPDEP مشفرة ميكروية) ^{[ 11 ]}
  • المعالجات القائمة على Zen و Zen+ و Zen 2 ^{[ 19 ]} (يدعم ABM و BMI1 و BMI2؛ PEXT و PDEP المبرمجة بدقة)
  • معالجات Zen 3 والإصدارات الأحدث (يدعم ABM وBMI1 وBMI2؛ تنفيذ كامل للأجهزة)

تجدر الإشارة إلى أن دعم امتدادات التعليمات يعني قدرة المعالج على تنفيذ التعليمات المدعومة لأغراض توافق البرامج. مع ذلك، قد لا يكون أداء المعالج جيدًا عند القيام بذلك. على سبيل المثال، تُنفذ معالجات Excavator حتى Zen 2 تعليمات PEXT وPDEP باستخدام التعليمات البرمجية الدقيقة، مما يؤدي إلى تنفيذ هذه التعليمات ببطء ملحوظ مقارنةً بتنفيذها باستخدام تعليمات أخرى. ^{[ 20 ]} (في الواقع، تُعد طريقة برمجية تُسمى "zp7" أسرع على هذه الأجهزة). ^{[ 21 ]} ولتحقيق الأداء الأمثل، يُنصح مطورو المُترجمات باختيار استخدام تعليمات مُحددة في الامتدادات بناءً على خصائص الأداء الخاصة بالمعمارية، بدلاً من الاعتماد على توفر الامتدادات.

• وارن الابن، هنري س. (2013). متعة المخترق (  الطبعة الثانية). أديسون ويسلي - بيرسون للتعليم، المحدودة. ISBN 978-0-321-84268-8.

• دليل Intel intrinsics