معالج البراميل

📅 آخر تحديث: ٢٤ يوليو ٢٠٢٦
✍️ نُشر في: ٢٤ يوليو ٢٠٢٦
الموسوعة الحرة

المعالج الأسطواني هو وحدة معالجة مركزية (CPU) تنتقل بين خيوط التنفيذ في كل دورة . تُعرف تقنية تصميم وحدة المعالجة المركزية هذه أيضًا باسم " المعالجة المتعددة الخيوط الزمنية المتداخلة" أو "المعالجة المتعددة الخيوط الدقيقة" . على عكس المعالجة المتعددة الخيوط المتزامنة في البنى فائقة القياس الحديثة ، فإنها لا تسمح عمومًا بتنفيذ تعليمات متعددة في دورة واحدة.

على غرار تعدد المهام الاستباقي ، يُخصص لكل خيط تنفيذ عداد برنامج خاص به وسجلات أجهزة أخرى ( حالة بنية كل خيط ). يضمن معالج البرميل أن كل خيط سينفذ تعليمة واحدة كل n دورة، على عكس جهاز تعدد المهام الاستباقي ، الذي يُشغل عادةً خيط تنفيذ واحد لعشرات الملايين من الدورات، بينما تنتظر جميع الخيوط الأخرى دورها.

تُتيح تقنية تُسمى "إبطاء C" إمكانية توليد تصميم معالج أسطواني مُطابق تلقائيًا من تصميم معالج أحادي المهمة. يعمل المعالج الأسطواني ذو n اتجاه، المُولّد بهذه الطريقة، بشكلٍ يُشبه إلى حدٍ كبير n نسخة مُنفصلة متعددة المعالجة من المعالج الأصلي أحادي المهمة، حيث تعمل كل نسخة بسرعة تُقارب 1/ n من السرعة الأصلية.

تاريخ

كان نظام معالجة الإدخال/الإخراج في الحواسيب العملاقة من سلسلة CDC 6000 أحد أقدم الأمثلة على معالجات البرميل . كانت هذه المعالجات تُنفذ تعليمة واحدة (أو جزءًا منها) من كل معالج من المعالجات الافتراضية العشرة المختلفة (المعروفة باسم المعالجات الطرفية أو PPs) قبل العودة إلى المعالج الأول. [ 1 ] نقرأ في سلسلة CDC 6000 أن "المعالجات الطرفية مُنفذة بشكل جماعي كمعالج برميل. يُنفذ كل منها إجراءات بشكل مستقل عن الآخرين. وهي تُعتبر سلفًا غير رسمي للتحكم في ناقل البيانات أو الوصول المباشر إلى الذاكرة ."

كان أحد دوافع استخدام معالجات البرميل هو تقليل تكاليف الأجهزة. ففي حالة وحدات المعالجة المركزية CDC 6x00، كانت المنطق الرقمي للمعالج أسرع بكثير من ذاكرة النواة، لذا بدلاً من وجود عشرة معالجات منفصلة، ​​توجد عشر وحدات ذاكرة نواة منفصلة لوحدات المعالجة المركزية، لكنها جميعًا تشترك في مجموعة واحدة من منطق المعالج.

ومن الأمثلة الأخرى معالج هانيويل 800 ، الذي كان يحتوي على 8 مجموعات من المسجلات، مما يسمح بتشغيل ما يصل إلى 8 برامج متزامنة. بعد كل تعليمة، كان المعالج (في معظم الحالات) ينتقل إلى البرنامج النشط التالي في التسلسل. [ 2 ]

استُخدمت معالجات البرميل أيضًا كمعالجات مركزية واسعة النطاق. كان معالج Tera MTA (1988) تصميمًا لمعالج برميل واسع النطاق يحتوي على 128 خيطًا لكل نواة. [ 3 ] [ 4 ] شهدت بنية MTA تطورًا مستمرًا في المنتجات اللاحقة، مثل Cray Urika-GD ، الذي طُرح لأول مرة في عام 2012 (باسم YarcData uRiKA) والموجه لتطبيقات استخراج البيانات. [ 5 ]

توجد معالجات البرميل أيضًا في الأنظمة المدمجة، حيث تكون مفيدة بشكل خاص لأدائها الحتمي في الوقت الحقيقي للخيوط.

من الأمثلة المبكرة على ذلك إصدار "المعالج المزدوج" من معالج COP400 رباعي البتات ، الذي طرحته شركة ناشيونال سيميكوندكتور عام 1981. يحتوي هذا المتحكم الدقيق أحادي الشريحة على معالجين مركزيين مستقلين ظاهريًا، يتشاركان التعليمات والذاكرة ومعظم أجهزة الإدخال/الإخراج. في الواقع، يُمثل المعالجان المركزيان معالجًا واحدًا ثنائي الخيوط. يعمل هذا المعالج عن طريق تكرار أقسام معينة منه - تلك التي تخزن حالة البنية - دون تكرار موارد التنفيذ الرئيسية مثل وحدة الحساب والمنطق ، والناقلات، والذاكرة. يتم إنشاء حالات بنية منفصلة باستخدام نسخ من A (المراكم)، وB (سجلات المؤشر)، وC (أعلام الحمل)، وN (مؤشرات المكدس)، وPC (عدادات البرنامج). [ 6 ]

مثال آخر هو معالج XMOS XCore XS1 (2007)، وهو معالج أسطواني رباعي المراحل بثمانية خيوط معالجة لكل نواة. (تتميز المعالجات الأحدث من XMOS بنفس نوع البنية). يُستخدم XS1 في أجهزة الإيثرنت، وUSB، والصوت، وأجهزة التحكم، وغيرها من التطبيقات التي يكون فيها أداء الإدخال/الإخراج بالغ الأهمية. عند برمجة XS1 بلغة XC، يُمكن تنفيذ الوصول المباشر إلى الذاكرة المُتحكم به برمجياً.

استُخدمت معالجات البرميل أيضًا في أجهزة متخصصة مثل معالج الإدخال/الإخراج الشبكي Ubicom IP3023 ذي الثمانية خيوط (2004). وتتميز بعض وحدات التحكم الدقيقة ذات 8 بت من شركة Padauk Technology بمعالجات البرميل التي يصل عدد خيوطها إلى 8 خيوط لكل نواة.

مقارنة مع المعالجات أحادية الخيوط

المزايا

يقضي المعالج أحادي المهمة وقتًا طويلاً في وضع الخمول، دون القيام بأي شيء مفيد، عند حدوث خطأ في ذاكرة التخزين المؤقت أو توقف في خط الأنابيب . تشمل مزايا استخدام معالجات البرميل مقارنةً بالمعالجات أحادية المهمة ما يلي:

  • القدرة على القيام بعمل مفيد على الخيوط الأخرى أثناء انتظار الخيط المتوقف.
  • يُعدّ تصميم معالج أسطواني ذي n مسارًا وعمق n مسارًا أبسط بكثير من تصميم معالج أحادي المهمة، لأن المعالج الأسطواني لا يعاني أبدًا من توقف المسار ولا يحتاج إلى دوائر تغذية أمامية . وإذا تجاوز طول المسار n مسارًا، فمن الواضح أن هذا الشرط غير صالح.
  • بالنسبة للتطبيقات التي تعمل في الوقت الحقيقي ، يمكن لمعالج البرميل أن يضمن أن خيط "الوقت الحقيقي" يمكن أن يتم تنفيذه بتوقيت دقيق، بغض النظر عما يحدث للخيوط الأخرى، حتى لو تعطل خيط آخر في حلقة لا نهائية أو تمت مقاطعته باستمرار بواسطة مقاطعات الأجهزة .

العيوب

توجد بعض العيوب في معالجات البراميل.

  • يجب الاحتفاظ بحالة كل خيط معالجة داخل الشريحة، عادةً في سجلات، لتجنب عمليات تبديل السياق المكلفة خارج الشريحة. وهذا يتطلب عددًا كبيرًا من السجلات مقارنةً بالمعالجات التقليدية.
  • إما أن تتشارك جميع الخيوط نفس الذاكرة المؤقتة ، مما يُبطئ أداء النظام بشكل عام، أو أن يكون لكل خيط تنفيذ وحدة ذاكرة مؤقتة خاصة به، مما قد يزيد بشكل ملحوظ من عدد الترانزستورات وبالتالي تكلفة وحدة المعالجة المركزية. مع ذلك، في الأنظمة المدمجة ذات الوقت الحقيقي الصارم، حيث تُستخدم معالجات البرميل بكثرة، تُحسب تكاليف الوصول إلى الذاكرة عادةً بافتراض أسوأ حالة لسلوك الذاكرة المؤقتة، لذا يُعد هذا الأمر مصدر قلق ثانوي. بعض معالجات البرميل، مثل XMOS XS1، لا تحتوي على ذاكرة مؤقتة على الإطلاق.

انظر أيضاً

مراجع

  1. ↑ أنظمة الكمبيوتر CDC Cyber ​​170؛ الطرازات 720 و730 و750 و760؛ الطراز 176 (المستوى B)؛ مجموعة تعليمات وحدة المعالجة المركزية؛ مجموعة تعليمات وحدة معالجة الدفعات مؤرشفة في 2016-03-03 في Wayback Machine -- انظر الصفحة 2-44 للحصول على رسم توضيحي لـ "الأسطوانة" الدوارة.
  2. ↑ دليل مرجعي لمبرمجي هانيويل 800 (ملف PDF) . 1960. ص  17.
  3. ↑ "نسخة مؤرشفة" . مؤرشفة من الأصل بتاريخ 22-02-2012 . تم الاطلاع عليها بتاريخ 11-08-2012 .{{cite web}}: CS1 maint: archived copy as title ( link )
  4. ↑ "تاريخ شركة كراي" . مؤرشف من الأصل بتاريخ 12 يوليو 2014. تم الاطلاع عليه بتاريخ 19 أغسطس 2014 .
  5. ↑ «أطلقت شركة كراي، من خلال قسم YarcData التابع لها، جهازًا جديدًا لتحليل البيانات الضخمة» (بيان صحفي). سياتل، واشنطن وسانتا كلارا، كاليفورنيا: شركة كراي. 29 فبراير 2012. مؤرشف من الأصل بتاريخ 18 مارس 2017. تم الاطلاع عليه بتاريخ 24 أغسطس 2017 .
  6. ↑ "كتاب بيانات وحدات التحكم الدقيقة COPS" . شركة ناشيونال سيميكوندكتور . تم الاطلاع عليه بتاريخ 19 يناير 2022 .
  • تتناول مقالة على موقع Embedded.com حول الأجهزة الطرفية البرمجية معالج IP3023 من شركة Ubicom
  • تقييم تصميم جاما 60
  • Histoire et architecture du Gamma 60 (الفرنسية والإنجليزية)