تصميم المعالج

الموسوعة الحرة

تصميم المعالج هو مجال فرعي من علوم الكمبيوتر وهندسة الكمبيوتر (التصنيع) والذي يتعامل مع إنشاء المعالج ، وهو مكون رئيسي في أجهزة الكمبيوتر .

تتضمن عملية التصميم اختيار مجموعة تعليمات ونموذج تنفيذ معين (مثل VLIW أو RISC ) وتؤدي إلى بنية دقيقة ، والتي قد يتم وصفها في مثل VHDL أو Verilog . لتصميم المعالج الدقيق ، يتم تصنيع هذا الوصف بعد ذلك باستخدام بعض عمليات تصنيع أجهزة أشباه الموصلات المختلفة ، مما يؤدي إلى قالب يتم ربطه بحامل شريحة . ثم يتم لحام حامل الشريحة هذا على لوحة دوائر مطبوعة (PCB) أو إدخاله في مقبس بها .

طريقة عمل أي معالج هي تنفيذ قوائم من التعليمات. تتضمن التعليمات عادةً تعليمات لحساب أو معالجة قيم البيانات باستخدام السجلات ، وتغيير أو استرداد القيم في ذاكرة القراءة/الكتابة، وإجراء اختبارات العلاقة بين قيم البيانات والتحكم في تدفق البرنامج.

غالبًا ما يتم اختبار تصميمات المعالجات والتحقق من صحتها على FPGA واحدة أو أكثر قبل إرسال تصميم المعالج إلى مصنع تصنيع أشباه الموصلات . [1]

تفاصيل

الأساسيات

ينقسم تصميم وحدة المعالجة المركزية إلى مكونات متعددة. يتم نقل المعلومات من خلال مسارات البيانات (مثل وحدات الحساب والمنطق وخطوط الأنابيب ). يتم التحكم في مسارات البيانات هذه من خلال المنطق بواسطة وحدات التحكم . تتضمن مكونات الذاكرة ملفات السجل والذاكرة المؤقتة للاحتفاظ بالمعلومات أو إجراءات معينة. تحافظ دوائر الساعة على الإيقاعات الداخلية والتوقيت من خلال برامج تشغيل الساعة و PLLs وشبكات توزيع الساعة . تسمح دوائر جهاز الإرسال والاستقبال بتلقي الإشارات وإرسالها ومكتبة خلايا البوابة المنطقية التي تستخدم لتنفيذ المنطق. تعد البوابات المنطقية الأساس لتصميم المعالج حيث يتم استخدامها لتنفيذ معظم مكونات المعالج. [2]

قد تتطلب وحدات المعالجة المركزية المصممة للأسواق عالية الأداء تصميمات مخصصة (مُحسَّنة أو خاصة بالتطبيق (انظر أدناه)) لكل من هذه العناصر لتحقيق أهداف التردد وتبديد الطاقة ومساحة الشريحة بينما قد تخفف وحدات المعالجة المركزية المصممة للأسواق ذات الأداء المنخفض من عبء التنفيذ من خلال الحصول على بعض هذه العناصر بشرائها كملكية فكرية . يمكن استخدام تقنيات تنفيذ منطق التحكم ( التوليف المنطقي باستخدام أدوات CAD) لتنفيذ مسارات البيانات وملفات التسجيل والساعات. تشمل أنماط المنطق الشائعة المستخدمة في تصميم وحدة المعالجة المركزية المنطق العشوائي غير المنظم وآلات الحالة المحدودة والبرمجة الدقيقة (شائعة من عام 1965 إلى عام 1985) ومصفوفات المنطق القابلة للبرمجة (شائعة في الثمانينيات، ولم تعد شائعة).

منطق التنفيذ

تتضمن أنواع الأجهزة المستخدمة لتنفيذ المنطق ما يلي:

يشتمل مشروع تصميم وحدة المعالجة المركزية بشكل عام على المهام الرئيسية التالية:

يساعد إعادة تصميم نواة وحدة المعالجة المركزية إلى مساحة أصغر على تقليص كل شيء (" تقليص القناع الضوئي ")، مما يؤدي إلى نفس عدد الترانزستورات على شريحة أصغر. كما يعمل على تحسين الأداء (تتحول الترانزستورات الأصغر بشكل أسرع)، ويقلل الطاقة (تحتوي الأسلاك الأصغر على سعة طفيلية أقل ) ويقلل التكلفة (تتناسب المزيد من وحدات المعالجة المركزية مع نفس رقاقة السيليكون). يؤدي إطلاق وحدة معالجة مركزية على نفس حجم الشريحة، ولكن بنواة وحدة معالجة مركزية أصغر، إلى إبقاء التكلفة كما هي تقريبًا ولكنه يسمح بمستويات أعلى من التكامل داخل شريحة تكامل واحدة واسعة النطاق (ذاكرة تخزين مؤقتة إضافية أو وحدات معالجة مركزية متعددة أو مكونات أخرى)، مما يحسن الأداء ويقلل من تكلفة النظام الإجمالية.

كما هو الحال مع معظم التصاميم الإلكترونية المعقدة، فإن جهود التحقق المنطقي (إثبات أن التصميم خالٍ من الأخطاء) تهيمن الآن على جدول مشروع وحدة المعالجة المركزية.

تتضمن الابتكارات المعمارية الرئيسية لوحدة المعالجة المركزية سجل الفهرس ، والذاكرة المؤقتة ، والذاكرة الافتراضية ، وخط أنابيب التعليمات ، والمقياس الفائق ، و CISC ، و RISC ، والآلة الافتراضية ، ومحاكيات البرامج الصغيرة ، والمكدس .

المفاهيم المعمارية الدقيقة

مواضيع البحث

تم اقتراح مجموعة متنوعة من أفكار تصميم وحدة المعالجة المركزية الجديدة ، بما في ذلك المنطق القابل لإعادة التكوين ، ووحدات المعالجة المركزية بدون ساعة ، وذاكرة الوصول العشوائي الحسابية ، والحوسبة البصرية .

تحليل الأداء والقياس المقارن

يُعد اختبار الأداء المعياري طريقة لاختبار سرعة وحدة المعالجة المركزية. ومن الأمثلة على ذلك SPECint و SPECfp ، اللذان طورتهما شركة Standard Performance Evaluation Corporation ، وConsumerMark اللذان طورتهما Embedded Microprocessor Benchmark Consortium EEMBC .

تتضمن بعض المقاييس المستخدمة بشكل شائع ما يلي:

  • التعليمات في الثانية - يختار معظم المستهلكين بنية حاسوبية (عادةً بنية Intel IA32 ) حتى يتمكنوا من تشغيل قاعدة كبيرة من البرامج المترجمة مسبقًا. ولأنهم لا يعرفون الكثير عن معايير الحاسوب، يختار بعضهم وحدة معالجة مركزية معينة بناءً على تردد التشغيل (انظر أسطورة الميجا هرتز ).
  • FLOPS - عدد عمليات النقطة العائمة في الثانية الواحدة غالبًا ما يكون مهمًا في اختيار أجهزة الكمبيوتر لإجراء العمليات الحسابية العلمية.
  • الأداء لكل واط - يقوم مصممو الأنظمة الذين يقومون ببناء أجهزة كمبيوتر متوازية ، مثل Google ، باختيار وحدات المعالجة المركزية بناءً على سرعتها لكل واط من الطاقة، لأن تكلفة تشغيل وحدة المعالجة المركزية تفوق تكلفة وحدة المعالجة المركزية نفسها. [3] [4]
  • يقوم بعض مصممي الأنظمة الذين يقومون ببناء أجهزة كمبيوتر متوازية باختيار وحدات المعالجة المركزية على أساس السرعة لكل دولار.
  • يرغب مصممو الأنظمة الذين يقومون ببناء أنظمة الحوسبة في الوقت الفعلي في ضمان الاستجابة في أسوأ الحالات. وهذا أسهل عندما يكون زمن انتقال المقاطعة في وحدة المعالجة المركزية منخفضًا وعندما تكون استجابتها حتمية. ( DSP )
  • يريد مبرمجو الكمبيوتر الذين يقومون بالبرمجة مباشرة باستخدام لغة التجميع أن يدعم وحدة المعالجة المركزية مجموعة تعليمات كاملة الميزات .
  • طاقة منخفضة - للأنظمة ذات مصادر الطاقة المحدودة (مثل الطاقة الشمسية والبطاريات والطاقة البشرية).
  • حجم صغير أو وزن منخفض - للأنظمة المضمنة المحمولة وأنظمة المركبات الفضائية.
  • التأثير البيئي - تقليل التأثير البيئي لأجهزة الكمبيوتر أثناء التصنيع وإعادة التدوير وكذلك أثناء الاستخدام. تقليل النفايات، وتقليل المواد الخطرة. (انظر الحوسبة الخضراء ).

قد يكون هناك تنازلات في تحسين بعض هذه المقاييس. على وجه الخصوص، فإن العديد من تقنيات التصميم التي تجعل وحدة المعالجة المركزية تعمل بشكل أسرع تجعل "الأداء لكل واط"، و"الأداء لكل دولار"، و"الاستجابة الحتمية" أسوأ بكثير، والعكس صحيح.

الأسواق

توجد عدة أسواق مختلفة تستخدم فيها وحدات المعالجة المركزية. ونظرًا لأن كلًا من هذه الأسواق تختلف في متطلباتها لوحدات المعالجة المركزية، فإن الأجهزة المصممة لسوق واحدة تكون في أغلب الأحوال غير مناسبة للأسواق الأخرى.

الحوسبة للأغراض العامة

اعتبارًا من عام 2010 ، في سوق الحوسبة للأغراض العامة، أي أجهزة الكمبيوتر المكتبية والمحمولة وأجهزة الخادم المستخدمة بشكل شائع في الشركات والمنازل، تهيمن معمارية Intel IA-32 وإصدار 64 بت x86-64 على السوق، مع احتفاظ منافسيها PowerPC و SPARC بقواعد عملاء أصغر بكثير. سنويًا، يتم استخدام مئات الملايين من وحدات المعالجة المركزية ذات معمارية IA-32 بواسطة هذا السوق. نسبة متزايدة من هذه المعالجات مخصصة للتطبيقات المحمولة مثل أجهزة الكمبيوتر المحمولة وأجهزة الكمبيوتر المحمولة. [5]

نظرًا لاستخدام هذه الأجهزة لتشغيل أنواع مختلفة لا حصر لها من البرامج، فإن تصميمات وحدة المعالجة المركزية هذه لا تستهدف بشكل خاص نوعًا واحدًا من التطبيقات أو وظيفة واحدة. إن متطلبات القدرة على تشغيل مجموعة واسعة من البرامج بكفاءة جعلت تصميمات وحدة المعالجة المركزية هذه من بين الأكثر تقدمًا من الناحية الفنية، إلى جانب بعض العيوب المتمثلة في كونها باهظة الثمن نسبيًا، واستهلاكها العالي للطاقة.

اقتصاديات المعالجات المتطورة

في عام 1984، تطلبت معظم وحدات المعالجة المركزية عالية الأداء ما بين أربع إلى خمس سنوات للتطوير. [6]

الحوسبة العلمية

الحوسبة العلمية هي سوق متخصصة أصغر بكثير (من حيث الإيرادات والوحدات المشحونة). يتم استخدامها في مختبرات الأبحاث الحكومية والجامعات. قبل عام 1990، كان تصميم وحدة المعالجة المركزية يتم غالبًا لهذه السوق، ولكن أثبتت وحدات المعالجة المركزية للسوق الشامل المنظمة في مجموعات كبيرة أنها أكثر تكلفة. المجال الرئيسي المتبقي من تصميم الأجهزة النشطة والبحث للحوسبة العلمية هو أنظمة نقل البيانات عالية السرعة لتوصيل وحدات المعالجة المركزية للسوق الشامل.

التصميم المضمن

عند قياس عدد الوحدات التي يتم شحنها، فإن أغلب وحدات المعالجة المركزية مدمجة في آلات أخرى، مثل الهواتف والساعات والأجهزة والمركبات والبنية الأساسية. ومع ذلك، يتم بيع المعالجات المدمجة بكميات تصل إلى مليارات الوحدات سنويًا، وفي الغالب بأسعار أقل كثيرًا من أسعار المعالجات العامة.

تختلف هذه الأجهزة ذات الوظيفة الواحدة عن وحدات المعالجة المركزية العامة الأكثر شيوعًا بعدة طرق:

  • التكلفة المنخفضة لها أهمية كبيرة.
  • من المهم الحفاظ على معدل تبديد منخفض للطاقة حيث أن الأجهزة المضمنة غالبًا ما يكون لها عمر بطارية محدود وغالبًا ما يكون من غير العملي تضمين مراوح التبريد.
  • لخفض تكلفة النظام، يتم دمج الأجهزة الطرفية مع المعالج على نفس الشريحة السيليكونية.
  • يؤدي الاحتفاظ بالأجهزة الطرفية على الشريحة أيضًا إلى تقليل استهلاك الطاقة حيث تتطلب منافذ GPIO الخارجية عادةً التخزين المؤقت حتى تتمكن من توفير أو تفريغ الأحمال الحالية المرتفعة نسبيًا المطلوبة للحفاظ على إشارة قوية خارج الشريحة.
    • تحتوي العديد من التطبيقات المضمنة على كمية محدودة من المساحة المادية للدوائر الإلكترونية؛ لذا فإن الاحتفاظ بالأجهزة الطرفية على الشريحة سيقلل من المساحة المطلوبة للوحة الدائرة الإلكترونية.
    • غالبًا ما يتم دمج ذاكرة البرنامج والبيانات على نفس الشريحة. عندما تكون ذاكرة البرنامج المسموح بها هي ذاكرة القراءة فقط ، يُعرف الجهاز باسم المتحكم الدقيق .
  • بالنسبة للعديد من التطبيقات المضمنة، سيكون زمن انتقال المقاطعة أكثر أهمية مقارنة ببعض المعالجات للأغراض العامة.

اقتصاديات المعالجات المضمنة

عائلة وحدات المعالجة المركزية المضمنة التي تضم أكبر عدد من الوحدات الإجمالية التي يتم شحنها هي 8051 ، بمتوسط ​​ما يقرب من مليار وحدة سنويًا. [7] تُستخدم 8051 على نطاق واسع لأنها غير مكلفة للغاية. أصبح وقت التصميم الآن صفرًا تقريبًا، لأنها متاحة على نطاق واسع كملكية فكرية تجارية. غالبًا ما يتم تضمينها الآن كجزء صغير من نظام أكبر على شريحة. تكلفة السيليكون لـ 8051 منخفضة الآن إلى 0.001 دولار أمريكي، لأن بعض التطبيقات تستخدم ما لا يقل عن 2200 بوابة منطقية وتستغرق 0.4730 مليمتر مربع من السيليكون. [8] [9]

اعتبارًا من عام 2009، تم إنتاج المزيد من وحدات المعالجة المركزية باستخدام مجموعات تعليمات عائلة بنية ARM أكثر من أي مجموعة تعليمات أخرى مكونة من 32 بت. [10] [11] تم تصميم بنية ARM وأول شريحة ARM في حوالي عام ونصف وخمس سنوات من وقت العمل البشري. [12]

تم تصميم بنية متحكم Parallax Propeller 32 بت والشريحة الأولى بواسطة شخصين في حوالي 10 سنوات من وقت العمل البشري. [13]

تم تصور وتصميم بنية AVR ذات 8 بتات وأول متحكم AVR من قبل طالبين في المعهد النرويجي للتكنولوجيا.

تم تصميم بنية 6502 ذات 8 بتات وأول شريحة 6502 من شركة MOS Technology في 13 شهرًا بواسطة مجموعة مكونة من حوالي 9 أشخاص. [14]

تصميم وحدة المعالجة المركزية للبحث والتعليم

تم تصميم معالجات Berkeley RISC I وRISC II ذات 32 بت في الغالب بواسطة سلسلة من الطلاب كجزء من سلسلة مكونة من أربعة فصول دراسية للدراسات العليا. [15] أصبح هذا التصميم أساس تصميم معالج SPARC التجاري .

لمدة عقد من الزمان تقريبًا، كان كل طالب يدرس في الفصل 6.004 في معهد ماساتشوستس للتكنولوجيا جزءًا من فريق - كان لدى كل فريق فصل دراسي واحد لتصميم وبناء وحدة معالجة مركزية بسيطة 8 بت من الدوائر المتكاملة من سلسلة 7400. قام فريق مكون من 4 طلاب بتصميم وبناء وحدة معالجة مركزية بسيطة 32 بت خلال ذلك الفصل الدراسي. [16]

تتطلب بعض الدورات الجامعية فريقًا يتكون من 2 إلى 5 طلاب لتصميم وتنفيذ واختبار وحدة معالجة مركزية بسيطة في FPGA في فصل دراسي واحد مدته 15 أسبوعًا. [17]

تم تصميم وحدة المعالجة المركزية MultiTitan بجهد بشري استغرق 2.5 عامًا، وهو ما كان يُعتبر "جهد تصميمي صغير نسبيًا" في ذلك الوقت. [18] ساهم 24 شخصًا في مشروع البحث MultiTitan الذي استغرق 3.5 عامًا، والذي تضمن تصميم وبناء نموذج أولي لوحدة المعالجة المركزية. [19]

نوى المعالجات الدقيقة الناعمة

بالنسبة للأنظمة المضمنة، غالبًا ما لا تكون هناك حاجة إلى أعلى مستويات الأداء أو الرغبة فيها بسبب متطلبات استهلاك الطاقة. وهذا يسمح باستخدام المعالجات التي يمكن تنفيذها بالكامل من خلال تقنيات التوليف المنطقي . يمكن تنفيذ هذه المعالجات المركبة في وقت أقصر بكثير، مما يوفر وقتًا أسرع لطرحها في السوق .

انظر أيضا

يحتوي موقع ويكيبيديا على كتاب حول موضوع: تصميم المعالج الدقيق

مراجع

  1. ^ Cutress, Ian (27 أغسطس 2019). "Xilinx تعلن عن أكبر FPGA في العالم: Virtex Ultrascale+ VU19P مع 9 ملايين خلية". AnandTech .
  2. ^ ديشامب، جان بيير؛ فالديراما، إيلينا؛ تيريس ، لويس (12 أكتوبر 2016). الأنظمة الرقمية: من البوابات المنطقية إلى المعالجات. سبرينغر. رقم ISBN 978-3-319-41198-9.
  3. ^ "EEMBC ConsumerMark". مؤرشف من الأصل في 27 مارس 2005.
  4. ^ ستيفن شانكلاند (9 ديسمبر 2005). "الطاقة قد تكلف أكثر من الخوادم، جوجل تحذر". ZDNet .
  5. ^ كير، جوستين. "AMD تفقد حصتها في السوق مع تفوق مبيعات وحدات المعالجة المركزية المحمولة على مبيعات أجهزة الكمبيوتر المكتبية لأول مرة". Maximum PC. نُشر في 2010-10-26.
  6. ^ "نظام جديد يدير مئات المعاملات في الثانية" مقال بقلم روبرت هورست وساندرا ميتز، من شركة تانديم كومبيوترز، مجلة "إلكترونيكس"، 19 أبريل 1984: "بينما تتطلب معظم وحدات المعالجة المركزية عالية الأداء أربع إلى خمس سنوات للتطوير، استغرق معالج NonStop TXP عامين ونصف فقط - ستة أشهر لتطوير مواصفات مكتوبة كاملة، وعام واحد لبناء نموذج أولي عامل، وعام آخر للوصول إلى الإنتاج الضخم."
  7. ^ Curtis A. Nelson. "8051 Overview" (PDF) . مؤرشف من الأصل (PDF) في 2011-10-09 . تم الاسترجاع في 2011-07-10 .
  8. ^ "T8051 Tiny 8051-compatible Microcontroller" (PDF) . مؤرشف من الأصل (PDF) في 2011-09-29.
  9. ^ لمعرفة عدد الدولارات لكل مليمتر مربع، راجع [1]، ولاحظ أن مكون SOC ليس له تكاليف دبوس أو تغليف.
  10. ^ "أنوية ARM تتسلق إلى منطقة الجيل الثالث" بقلم مارك هاتشمان، 2002.
  11. ^ "حل الاثنين في المائة" بقلم جيم تورلي 2002.
  12. ^ "طريق ARM" 1998
  13. ^ Gracey, Chip. "Why the Propeller Works" (PDF) . مؤرشف من الأصل (PDF) في 2009-04-19.
  14. ^ "مقابلة مع ويليام مينش". مؤرشف من الأصل في 2016-03-04 . تم الاسترجاع 2009-02-01 .
  15. ^ CH Séquin ; DA Patterson . "Design and Implementation of RISC I" (PDF) . مؤرشف من الأصل (PDF) في 2006-03-05.
  16. ^ "the VHS". مؤرشف من الأصل في 2010-02-27.
  17. ^ جان جراي. "تدريس تصميم الكمبيوتر باستخدام FPGAs".
  18. ^ Jouppi, NP; Tang, JY-F. (أكتوبر 1989). "معالج CMOS 32 بت مستدام بمعدل 20 ميجابت في الثانية مع نسبة عالية من الأداء المستمر إلى الأداء الأقصى". مجلة IEEE للدوائر ذات الحالة الصلبة . 24 (5): 1348–1359. رمز Bibcode :1989IJSSC..24.1348J. doi :10.1109/JSSC.1989.572612.
  19. ^ "MultiTitan: Four Architecture Papers" (PDF) . 1988. ص 4-5. مؤرشف من الأصل (PDF) في 2004-08-25.

المراجع العامة

  • هوانج، إينوك (2006). المنطق الرقمي وتصميم المعالجات الدقيقة باستخدام لغة VHDL. تومسون. ISBN 0-534-46593-5.
  • تصميم المعالج: مقدمة
Retrieved from "https://en.wikipedia.org/w/index.php?title=Processor_design&oldid=1241897117"
Original text
Rate this translation
Your feedback will be used to help improve Google Translate