التسلسل الهرمي لذاكرة التخزين المؤقت

📅 آخر تحديث: ١٨ يوليو ٢٠٢٦
✍️ نُشر في: ١٨ يوليو ٢٠٢٦
📷 يحتوي على 7 صور
الموسوعة الحرة

تُعدّ بنية التخزين المؤقت الهرمية، أو التخزين المؤقت متعدد المستويات ، بنية ذاكرة تستخدم تسلسلاً هرمياً لمخازن الذاكرة بناءً على سرعات وصول متفاوتة لتخزين البيانات مؤقتاً. تُخزّن البيانات المطلوبة بكثرة في مخازن ذاكرة ذات سرعة وصول عالية، مما يسمح بوصول أسرع إليها بواسطة أنوية وحدة المعالجة المركزية (CPU).

يُعدّ التسلسل الهرمي للذاكرة المؤقتة شكلاً من أشكال التسلسل الهرمي للذاكرة ، ويمكن اعتباره نوعًا من التخزين متعدد المستويات . [ 1 ] صُمّم هذا النظام لتمكين أنوية المعالج من المعالجة بسرعة أكبر رغم زمن استجابة الوصول إلى الذاكرة الرئيسية . قد يُشكّل الوصول إلى الذاكرة الرئيسية عنق زجاجة لأداء أنوية المعالج ، حيث ينتظر المعالج البيانات، بينما قد يكون جعل الذاكرة الرئيسية بأكملها عالية السرعة مكلفًا للغاية. تُعدّ الذاكرة المؤقتة عالية السرعة حلاً وسطًا يسمح بالوصول السريع إلى البيانات الأكثر استخدامًا من قِبل المعالج، مما يُتيح ترددًا أعلى للمعالج . [ 2 ]

مخطط بنية العملية يوضح أربعة معالجات مستقلة، يرتبط كل منها عبر أنظمة التخزين المؤقت بالذاكرة الرئيسية ونظام الإدخال والإخراج.
تنظيم ذاكرة التخزين المؤقت متعدد المستويات بشكل عام

خلفية

في تاريخ تطوير الحواسيب والرقائق الإلكترونية، مرّت فترةٌ تجاوزت فيها الزيادة في سرعة المعالجات المركزية (CPU) التحسينات في سرعة الوصول إلى الذاكرة. [ 3 ] كانت الفجوة بين سرعة المعالجات المركزية والذاكرة تعني أن المعالج المركزي كان غالبًا في وضع الخمول. [ 4 ] أصبحت المعالجات المركزية قادرةً بشكل متزايد على تشغيل وتنفيذ كميات أكبر من التعليمات في فترة زمنية محددة، لكن الوقت اللازم للوصول إلى البيانات من الذاكرة الرئيسية حال دون استفادة البرامج بشكل كامل من هذه القدرة. [ 5 ] حفّزت هذه المشكلة ابتكار نماذج ذاكرة ذات معدلات وصول أعلى لتحقيق إمكانات المعالجات الأسرع. [ 6 ]

نتج عن ذلك مفهوم ذاكرة التخزين المؤقت ، الذي اقترحه لأول مرة موريس ويلكس ، عالم الحاسوب البريطاني بجامعة كامبريدج عام 1965. وقد أطلق على نماذج الذاكرة هذه اسم "الذاكرة التابعة". [ 7 ] بين عامي 1970 و1990 تقريبًا، ناقشت أوراق ومقالات أنانت أغاروال ، وآلان جاي سميث ، ومارك د. هيل ، وتوماس ر. بوزاك، وآخرون، تصميمات أفضل لذاكرة التخزين المؤقت. تم تطبيق نماذج ذاكرة التخزين المؤقت الأولى في ذلك الوقت، ولكن حتى مع قيام الباحثين بالتحقيق واقتراح تصميمات أفضل، استمرت الحاجة إلى نماذج ذاكرة أسرع. نتجت هذه الحاجة عن حقيقة أنه على الرغم من أن نماذج التخزين المؤقت المبكرة حسّنت زمن الوصول إلى البيانات، إلا أنه من غير الممكن، من حيث التكلفة والقيود التقنية، أن تقترب ذاكرة التخزين المؤقت لنظام الحاسوب من حجم الذاكرة الرئيسية. منذ عام 1990 فصاعدًا، تم اقتراح أفكار مثل إضافة مستوى تخزين مؤقت آخر (المستوى الثاني)، كنسخة احتياطية لذاكرة التخزين المؤقت من المستوى الأول. وقد أجرى جان لوب باير ، ووين هان وانغ، وأندرو و. ويلسون، وآخرون أبحاثًا حول هذا النموذج. عندما أثبتت العديد من عمليات المحاكاة والتطبيقات مزايا نماذج ذاكرة التخزين المؤقت ثنائية المستوى، انتشر مفهوم ذاكرة التخزين المؤقت متعددة المستويات كنموذج جديد وأفضل عمومًا لذاكرة التخزين المؤقت. ومنذ عام 2000، حظيت نماذج ذاكرة التخزين المؤقت متعددة المستويات باهتمام واسع النطاق، وهي مُطبقة حاليًا في العديد من الأنظمة، مثل ذاكرة التخزين المؤقت ثلاثية المستويات الموجودة في منتجات Intel Core i7. [ 8 ]

ذاكرة تخزين مؤقت متعددة المستويات

قد يؤدي الوصول إلى الذاكرة الرئيسية لتنفيذ كل تعليمة إلى بطء المعالجة، حيث تعتمد سرعة المعالج على الوقت اللازم للعثور على البيانات وجلبها. ولإخفاء هذا التأخير في الوصول إلى الذاكرة عن المعالج، يُستخدم التخزين المؤقت للبيانات. [ 9 ] عندما يحتاج المعالج إلى البيانات، يتم جلبها من الذاكرة الرئيسية وتخزينها في بنية ذاكرة أصغر تُسمى ذاكرة التخزين المؤقت. إذا دعت الحاجة إلى هذه البيانات مرة أخرى، يتم البحث في ذاكرة التخزين المؤقت أولاً قبل الرجوع إلى الذاكرة الرئيسية. [ 10 ] تقع هذه البنية بالقرب من المعالج من حيث الوقت المستغرق للبحث عن البيانات وجلبها مقارنةً بالذاكرة الرئيسية. [ 11 ] يمكن إثبات مزايا استخدام ذاكرة التخزين المؤقت من خلال حساب متوسط ​​زمن الوصول (AAT) لتسلسل الذاكرة الهرمي مع وجود ذاكرة التخزين المؤقت وبدونها. [ 12 ]

متوسط ​​وقت الوصول (AAT)

قد يؤدي صغر حجم ذاكرة التخزين المؤقت إلى حدوث أخطاء متكررة - عندما لا يوفر البحث في ذاكرة التخزين المؤقت المعلومات المطلوبة - مما يستدعي استدعاء الذاكرة الرئيسية لجلب البيانات. وبالتالي، يتأثر نظام AAT بمعدل الأخطاء في كل بنية يبحث فيها عن البيانات. [ 13 ]

AAT=وقت الضرب+((معدل الخطأ)×(أضاع ركلة جزاء)){\displaystyle {\text{AAT}}={\text{وقت الإصابة}}+(({\text{معدل الخطأ}})\times ({\text{عقوبة الخطأ}}))}

يُحسب وقت الوصول إلى الذاكرة الرئيسية (AAT) من خلال وقت الوصول إلى الذاكرة الرئيسية . أما وقت الوصول إلى الذاكرة المؤقتة (AAT) فيمكن حسابه من خلال:

وقت الوصول إلى الذاكرة المؤقتة + (معدل الخطأ في الذاكرة المؤقتة × عقوبة الخطأ، الوقت المستغرق للوصول إلى الذاكرة الرئيسية بعد فقدان الذاكرة المؤقتة ).

يكون زمن الوصول إلى الذاكرة المؤقتة أقل من زمن الوصول إلى الذاكرة الرئيسية، لذا فإن زمن الوصول إلى البيانات لاسترجاعها يكون أقل بكثير عند الوصول إلى البيانات من خلال الذاكرة المؤقتة بدلاً من الذاكرة الرئيسية. [ 14 ]

المفاضلات

على الرغم من أن استخدام ذاكرة التخزين المؤقت قد يُحسّن زمن استجابة الذاكرة، إلا أنه قد لا يُؤدي دائمًا إلى التحسين المطلوب في وقت جلب البيانات، وذلك بسبب طريقة تنظيم ذاكرة التخزين المؤقت واجتيازها. على سبيل المثال، عادةً ما يكون معدل فقدان البيانات في ذاكرة التخزين المؤقت ذات التعيين المباشر، والتي لها نفس الحجم، أعلى من معدل فقدان البيانات في ذاكرة التخزين المؤقت ذات التعيين الكامل. وقد يعتمد هذا أيضًا على معيار أداء الحاسوب الذي يختبر المعالج، وعلى نمط التعليمات. ولكن استخدام ذاكرة تخزين مؤقت ذات تعيين كامل قد يؤدي إلى استهلاك أكبر للطاقة، حيث يتعين عليها البحث في ذاكرة التخزين المؤقت بأكملها في كل مرة. ولهذا السبب، تُصبح المفاضلة بين استهلاك الطاقة (والحرارة المصاحبة له) وحجم ذاكرة التخزين المؤقت أمرًا بالغ الأهمية في تصميمها. [ 13 ]

تطور

سلسلة من المستطيلات ذات النسب المتزايدة تمثل زيادة الذاكرة من سجلات وحدة المعالجة المركزية وذاكرة التخزين المؤقت L1 مرورًا بذاكرة التخزين المؤقت L2 وL3 والذاكرة الرئيسية
تسلسل هرمي لذاكرة التخزين المؤقت يصل إلى مستوى L3 من ذاكرة التخزين المؤقت والذاكرة الرئيسية مع ذاكرة L1 مدمجة على الشريحة

في حالة عدم العثور على البيانات في ذاكرة التخزين المؤقت، يصبح الغرض من استخدام هذا النوع من البنية عديم الجدوى، وسيتعين على الحاسوب اللجوء إلى الذاكرة الرئيسية لجلب البيانات المطلوبة. مع ذلك، في حالة استخدام ذاكرة تخزين مؤقت متعددة المستويات ، إذا لم يعثر الحاسوب على البيانات في ذاكرة التخزين المؤقت الأقرب إلى المعالج (ذاكرة التخزين المؤقت من المستوى الأول أو L1)، فسيبحث في المستوى (المستويات) التالية الأقرب من ذاكرة التخزين المؤقت، ولن يلجأ إلى الذاكرة الرئيسية إلا في حال فشل هذه الطرق. ويتمثل الاتجاه العام في الحفاظ على ذاكرة التخزين المؤقت L1 صغيرة الحجم وعلى مسافة تتراوح بين دورة واحدة ودورتين من دورات ساعة المعالج من المعالج، مع زيادة حجم مستويات ذاكرة التخزين المؤقت الأدنى لتخزين بيانات أكثر من L1، وبالتالي تكون أبعد ولكن بمعدل خطأ أقل. ينتج عن ذلك زمن استجابة أفضل. [ 15 ] يمكن للمهندسين المعماريين تصميم عدد مستويات ذاكرة التخزين المؤقت وفقًا لمتطلباتهم بعد دراسة المفاضلات بين التكلفة وزمن الاستجابة والحجم. [ 16 ] [ 17 ]

تحسينات في الأداء

مع تطور تقنية تصنيع أنظمة الذاكرة التي سمحت بتضمينها على شريحة واحدة، تحتوي معظم المعالجات الحديثة على ما يصل إلى ثلاثة أو أربعة مستويات من ذاكرة التخزين المؤقت. [ 18 ] ويمكن فهم انخفاض زمن الوصول إلى جدول ترجمة العناوين (AAT) من خلال هذا المثال، حيث يتحقق الحاسوب من جدول ترجمة العناوين لتكوينات مختلفة تصل إلى ذاكرة التخزين المؤقت من المستوى الثالث (L3).

مثال : الذاكرة الرئيسية = 50 نانوثانية ، L1 = 1 نانوثانية بمعدل خطأ 10%، L2 = 5 نانوثانية بمعدل خطأ 1%، L3 = 10 نانوثانية بمعدل خطأ 0.2%.    

  • بدون ذاكرة تخزين مؤقتة، زمن الوصول إلى الذاكرة = 50  نانوثانية
  • ذاكرة التخزين المؤقت من المستوى الأول، زمن الوصول إلى الذاكرة = 1  نانوثانية + (0.1 × 50  نانوثانية) = 6  نانوثانية
  • ذاكرة التخزين المؤقت L1-2، زمن الوصول إلى الذاكرة = 1  نانوثانية + (0.1 × [5  نانوثانية + (0.01 × 50  نانوثانية)]) = 1.55  نانوثانية
  • ذاكرة التخزين المؤقت من المستوى الأول إلى الثالث، زمن الوصول إلى الذاكرة = 1  نانوثانية + (0.1 × [5  نانوثانية + (0.01 × [10  نانوثانية + (0.002 × 50  نانوثانية)])]) = 1.5101  نانوثانية

العيوب

  • تأتي ذاكرة التخزين المؤقت بتكلفة هامشية أعلى من الذاكرة الرئيسية، وبالتالي يمكن أن تزيد من تكلفة النظام ككل. [ 19 ]
  • يتم تخزين البيانات المخزنة مؤقتًا فقط طالما يتم تزويد ذاكرة التخزين المؤقت بالطاقة.
  • زيادة المساحة المطلوبة على الشريحة لنظام الذاكرة. [ 20 ]
  • قد تتضاءل الفوائد أو تنعدم في حالة البرامج الكبيرة ذات التوطين الزمني الضعيف ، والتي تصل بشكل متكرر إلى الذاكرة الرئيسية. [ 21 ]

ملكيات

ثلاثة مربعات توضح ذاكرات التخزين المؤقت L1 المنفصلة على وحدة المعالجة المركزية للتعليمات والبيانات، وذاكرة التخزين المؤقت L2 الخارجية، والذاكرة الرئيسية
تنظيم ذاكرة التخزين المؤقت مع L1 كذاكرة منفصلة وL2 كذاكرة موحدة

الخدمات المصرفية مقابل الخدمات الموحدة

في ذاكرة التخزين المؤقت ذات الفروع المتعددة، تُقسّم الذاكرة إلى قسمين: قسم مخصص لتخزين التعليمات ، وقسم مخصص لتخزين البيانات. في المقابل، تحتوي ذاكرة التخزين المؤقت الموحدة على كلٍّ من التعليمات والبيانات في نفس الذاكرة. [ 22 ] أثناء المعالجة، يصل المعالج إلى ذاكرة التخزين المؤقت من المستوى الأول (أو أعلى مستوى من ذاكرة التخزين المؤقت بالنسبة لاتصالها بالمعالج) لاسترجاع كلٍّ من التعليمات والبيانات. يتطلب تنفيذ كلا الإجراءين في الوقت نفسه منافذ متعددة ووقت وصول أطول في ذاكرة التخزين المؤقت الموحدة. كما يتطلب وجود منافذ متعددة أجهزة وأسلاكًا إضافية، مما يؤدي إلى بنية معقدة بين ذاكرات التخزين المؤقت ووحدات المعالجة. [ 23 ] لتجنب ذلك، غالبًا ما تُنظّم ذاكرة التخزين المؤقت من المستوى الأول على شكل ذاكرة تخزين مؤقت ذات فروع متعددة، مما ينتج عنه عدد أقل من المنافذ، وأجهزة أقل، وأوقات وصول أقصر بشكل عام. [ 13 ]

تحتوي المعالجات الحديثة على ذاكرة تخزين مؤقتة مقسمة، وفي الأنظمة ذات ذاكرة التخزين المؤقتة متعددة المستويات، قد يتم توحيد ذاكرة التخزين المؤقتة ذات المستوى الأدنى بينما يتم تقسيم المستويات الأعلى. [ 1 ] [ 24 ]

سياسات الإدماج

مخطط نظام الذاكرة يوضح نسخة من L1 داخل L2 ونسخة من L2 داخل L3
تنظيم شامل للمخبأ

إن ما إذا كان من الممكن أن تكون كتلة موجودة في طبقة التخزين المؤقت العليا موجودة أيضًا في مستوى التخزين المؤقت الأدنى يخضع لسياسة تضمين نظام الذاكرة ، والتي قد تكون شاملة أو حصرية أو غير شاملة وغير حصرية (NINE).

في ظل سياسة الشمولية، يجب أن تتواجد جميع الكتل الموجودة في ذاكرة التخزين المؤقت ذات المستوى الأعلى في ذاكرة التخزين المؤقت ذات المستوى الأدنى أيضًا. كل مكون من مكونات ذاكرة التخزين المؤقت ذات المستوى الأعلى هو مجموعة فرعية من مكون ذاكرة التخزين المؤقت ذات المستوى الأدنى. في هذه الحالة، ونظرًا لوجود تكرار في الكتل، يحدث بعض الهدر في الذاكرة. مع ذلك، تصبح عملية التحقق أسرع.

بموجب سياسة الحصرية، تكون جميع مكونات التسلسل الهرمي لذاكرة التخزين المؤقت حصرية تمامًا، بحيث لا يوجد أي عنصر في ذاكرة التخزين المؤقت ذات المستوى الأعلى في أي من مكونات ذاكرة التخزين المؤقت ذات المستوى الأدنى. وهذا يُمكّن من الاستخدام الكامل لذاكرة التخزين المؤقت. ومع ذلك، هناك زمن استجابة مرتفع للوصول إلى الذاكرة. [ 25 ]

تتطلب السياسات المذكورة أعلاه اتباع مجموعة من القواعد لتطبيقها. إذا لم يتم فرض أي من هذه القواعد، تُسمى سياسة الإدراج الناتجة سياسة غير شاملة وغير حصرية (NINE). وهذا يعني أن ذاكرة التخزين المؤقت ذات المستوى الأعلى قد تكون موجودة أو غير موجودة في ذاكرة التخزين المؤقت ذات المستوى الأدنى. [ 21 ]

كتابة السياسات

هناك سياستان تحددان الطريقة التي سيتم بها تحديث كتلة ذاكرة التخزين المؤقت المعدلة في الذاكرة الرئيسية: الكتابة المباشرة والكتابة العكسية.

في حالة سياسة الكتابة المباشرة، كلما تغيرت قيمة كتلة ذاكرة التخزين المؤقت، يتم تعديلها أيضًا في التسلسل الهرمي للذاكرة ذي المستوى الأدنى. [ 26 ] تضمن هذه السياسة تخزين البيانات بأمان أثناء كتابتها في جميع أنحاء التسلسل الهرمي.

مع ذلك، في حالة سياسة إعادة الكتابة، يتم تحديث كتلة التخزين المؤقت المُعدَّلة في التسلسل الهرمي الأدنى فقط عند إخراجها من الذاكرة المؤقتة. يُلحق " بت التعديل " بكل كتلة تخزين مؤقت، ويُفعَّل عند تعديلها. [ 27 ] أثناء الإخراج، تُكتب الكتل التي تم تفعيل بت التعديل فيها إلى التسلسل الهرمي الأدنى. في ظل هذه السياسة، يوجد خطر فقدان البيانات، حيث تُخزَّن النسخة الأحدث من البيانات في الذاكرة المؤقتة فقط، ولذلك يجب مراعاة بعض التقنيات التصحيحية.

في حالة كتابة لا يكون فيها البايت موجودًا في كتلة ذاكرة التخزين المؤقت، قد يُنقل البايت إلى ذاكرة التخزين المؤقت وفقًا لسياسة تخصيص الكتابة أو سياسة عدم تخصيص الكتابة. [ 28 ] تنص سياسة تخصيص الكتابة على أنه في حالة عدم وجود البايت في ذاكرة التخزين المؤقت، تُجلب الكتلة من الذاكرة الرئيسية وتُوضع في ذاكرة التخزين المؤقت قبل الكتابة. [ 29 ] أما في سياسة عدم تخصيص الكتابة، فإذا لم تكن الكتلة موجودة في ذاكرة التخزين المؤقت، فستُكتب في التسلسل الهرمي للذاكرة ذي المستوى الأدنى دون جلب الكتلة إلى ذاكرة التخزين المؤقت. [ 30 ]

تتمثل التركيبات الشائعة للسياسات في "الكتابة للخلف، تخصيص الكتابة" و "الكتابة من خلال، عدم تخصيص الكتابة" .

مشترك مقابل خاص

تحتوي كل وحدة معالجة مركزية من الوحدات الثلاث على ذاكرة تخزين مؤقتة خاصة بها من المستوى الأول (L1) ولكنها تشترك في ذاكرة التخزين المؤقتة من المستوى الثاني (L2) والثالث (L3) والذاكرة الرئيسية الموجودة خارج الشريحة.
تنظيم ذاكرة التخزين المؤقت مع ذاكرة خاصة من المستوى الأول وذاكرة مشتركة من المستويين الثاني والثالث

تُخصص ذاكرة تخزين مؤقت خاصة لنواة معينة في المعالج، ولا يمكن الوصول إليها من أي نواة أخرى. في بعض البنى، تمتلك كل نواة ذاكرة تخزين مؤقت خاصة بها؛ مما يُؤدي إلى خطر تكرار الكتل في بنية ذاكرة التخزين المؤقت للنظام، وبالتالي انخفاض استغلال السعة. مع ذلك، يُمكن أن يكون هذا النوع من التصميم في بنية ذاكرة التخزين المؤقت متعددة الطبقات مفيدًا أيضًا لتقليل زمن استجابة الوصول إلى البيانات. [ 28 ] [ 31 ] [ 32 ]

ذاكرة التخزين المؤقت المشتركة هي ذاكرة يمكن الوصول إليها من قبل عدة أنوية. [ 33 ] ولأنها مشتركة، فإن كل كتلة في ذاكرة التخزين المؤقت فريدة، وبالتالي يكون معدل الوصول إليها أعلى لعدم وجود كتل مكررة. مع ذلك، قد يزداد زمن استجابة الوصول إلى البيانات عندما تحاول عدة أنوية الوصول إلى نفس ذاكرة التخزين المؤقت. [ 34 ]

في المعالجات متعددة النوى ، يؤثر اختيار تصميم ذاكرة التخزين المؤقت (مشتركة أو خاصة) على أداء المعالج. [ 35 ] عمليًا، تُنفذ ذاكرة التخزين المؤقت من المستوى الأعلى L1 (أو أحيانًا L2) [ 36 ] [ 37 ] كذاكرة خاصة، بينما تُنفذ ذاكرات التخزين المؤقت من المستويات الأدنى كذاكرة مشتركة. يوفر هذا التصميم معدلات وصول عالية لذاكرات التخزين المؤقت من المستوى الأعلى ومعدلات أخطاء منخفضة لذاكرات التخزين المؤقت من المستويات الأدنى. [ 35 ]

نماذج التنفيذ الحديثة

تنظيم ذاكرة التخزين المؤقت في بنية Intel Nehalem الدقيقة [ 38 ]

معالج إنتل زيون إميرالد رابيدز (2024)

يصل عدد النوى إلى 64 نواة:

  • ذاكرة التخزين المؤقت من المستوى الأول - 80 كيلوبايت لكل نواة 
  • ذاكرة التخزين المؤقت من المستوى الثاني - 2 ميجابايت لكل نواة 
  • ذاكرة التخزين المؤقت من المستوى الثالث - 5 ميجابايت لكل نواة (أي ما يصل إلى 320 ميجابايت إجمالاً)  

معالج Intel i5 Raptor Lake-HX (2024)

معالج سداسي النواة (الأداء | الكفاءة):

  • ذاكرة التخزين المؤقت من المستوى الأول – 128 كيلوبايت لكل نواة 
  • ذاكرة التخزين المؤقت L2 – 2 ميجابايت لكل نواة | 4-8 ميجابايت شبه مشتركة  
  • ذاكرة التخزين المؤقت من المستوى الثالث – 20-24 ميجابايت مشتركة 

AMD EPYC 9684X (Zen 4، 2023)

96 نواة:

  • ذاكرة التخزين المؤقت من المستوى الأول – 64 كيلوبايت لكل نواة 
  • ذاكرة التخزين المؤقت من المستوى الثاني - 1 ميجابايت لكل نواة 
  • ذاكرة التخزين المؤقت من المستوى الثالث – 1152 ميجابايت مشتركة 

أبل إم 1 ألترا (2022)

20 نواة (4:1 نواة "أداء" | نواة "كفاءة"):

  • ذاكرة التخزين المؤقت من المستوى الأول – 320|192 كيلوبايت لكل نواة 
  • ذاكرة التخزين المؤقت من المستوى الثاني – 52 ميجابايت شبه مشتركة 
  • ذاكرة التخزين المؤقت من المستوى الثالث – 96 ميجابايت مشتركة 

معالج AMD Zen 3 (2022)

من 6 إلى 16 نواة:

  • ذاكرة التخزين المؤقت من المستوى الأول – 64 كيلوبايت لكل نواة 
  • ذاكرة التخزين المؤقت من المستوى الثاني - 1 ميجابايت لكل نواة 
  • ذاكرة التخزين المؤقت من المستوى الثالث – من 32 إلى 128 ميجابايت مشتركة 

AMD Zen 2 (2019)

  • ذاكرة التخزين المؤقت من المستوى الأول (L1) – 32  كيلوبايت للبيانات و32 كيلوبايت للتعليمات لكل نواة، 8 اتجاهات
  • ذاكرة التخزين المؤقت من المستوى الثاني – 512  كيلوبايت لكل نواة، شاملة 8 مسارات
  • ذاكرة تخزين مؤقتة من المستوى الثالث (L3) - 16 ميجابايت محلية لكل وحدة CCX رباعية النواة، ووحدتي CCX لكل شريحة، و16 مسارًا غير شاملة. تصل إلى 64 ميجابايت على معالجات سطح المكتب و256 ميجابايت على معالجات الخوادم.

معالج AMD Zen (2017)

  • ذاكرة تخزين مؤقتة من المستوى الأول (L1) - 32  كيلوبايت للبيانات و64 كيلوبايت للتعليمات لكل نواة، رباعية الاتجاه
  • ذاكرة التخزين المؤقت من المستوى الثاني – 512  كيلوبايت لكل نواة، شاملةً أربعة اتجاهات
  • ذاكرة تخزين مؤقتة من المستوى الثالث (L3) - 4 ميجابايت محلية وبعيدة لكل وحدة CCX رباعية النواة، ووحدتا CCX لكل شريحة، و16 مسارًا غير شاملة. تصل إلى 16 ميجابايت على معالجات سطح المكتب و64 ميجابايت على معالجات الخوادم.

معالج إنتل كابي ليك (2016)

  • ذاكرة التخزين المؤقت من المستوى الأول (التعليمات والبيانات) – 64  كيلوبايت لكل نواة
  • ذاكرة التخزين المؤقت من المستوى الثاني – 256  كيلوبايت لكل نواة
  • ذاكرة التخزين المؤقت من المستوى الثالث - من 2  ميجابايت إلى 8  ميجابايت مشتركة [ 37 ]

معالج إنتل برودويل (2014)

  • ذاكرة التخزين المؤقت من المستوى الأول (التعليمات والبيانات) – 64 كيلوبايت لكل نواة 
  • ذاكرة التخزين المؤقت من المستوى الثاني – 256  كيلوبايت لكل نواة
  • ذاكرة التخزين المؤقت من المستوى الثالث – من 2 ميجابايت إلى 6 ميجابايت مشتركة  
  • ذاكرة التخزين المؤقت L4 – 128  ميجابايت من ذاكرة eDRAM (طرازات Iris Pro فقط) [ 36 ]

IBM POWER7 (2010)

  • ذاكرة التخزين المؤقت من المستوى الأول (للتعليمات والبيانات) - كل منها مكون من 64 بنكًا، كل بنك يحتوي على منفذي كتابة (2nd+1wr)، سعة 32  كيلوبايت، ترابط ثماني الاتجاهات، كتلة 128 بايت، كتابة مباشرة
  • ذاكرة التخزين المؤقت من المستوى الثاني – 256  كيلوبايت، 8 مسارات، كتلة 128 بايت، كتابة مؤجلة، شاملة ذاكرة التخزين المؤقت من المستوى الأول،  زمن استجابة الوصول 2 نانوثانية
  • ذاكرة التخزين المؤقت L3 – 8 مناطق من 4  ميجابايت (إجمالي 32  ميجابايت)، المنطقة المحلية 6  نانوثانية، البعيدة 30  نانوثانية، كل منطقة ترابطية 8 اتجاهات، مصفوفة بيانات DRAM، مصفوفة علامات SRAM [ 39 ]

انظر أيضاً

مراجع

  1. 1 2 هينيسي، جون ل؛ باترسون، ديفيد أ؛ أسانوفيتش، كرست ؛ باكوس، جيسون د؛ كولول، روبرت ب؛ بهاتاشارجي، أبهيشيك؛ كونتي، توماس م؛ دواتو، خوسيه؛ فرانكلين، ديانا؛ غولدبيرغ، ديفيد؛ جوبي، نورمان ب؛ لي، شينغ؛ موراليمانوهار، نافين؛ بيترسون، غريغوري د؛ بينكستون، تيموثي مارك؛ رانغاناثان، براكاش؛ وود، ديفيد ألين؛ يونغ، كليفورد؛ زاكي، عمرو (2011). هندسة الحاسوب: منهج كمي (الطبعة السادسة  ). إلسيفير ساينس. ISBN 978-0128119051. OCLC 983459758 . 
  2. ↑ "الذاكرة المؤقتة: لماذا يجب تسويتها" (ملف PDF) .
  3. ↑ رونالد د. ميلر؛ لارس إ. إريكسون؛ لي أ. فليشر، 2014. كتاب ميلر الإلكتروني عن التخدير. إلسيفير للعلوم الصحية. ص 75. ISBN 978-0-323-28011-2.
  4. ↑ ألبرت ي. زومايا، 2006. دليل الحوسبة المستوحاة من الطبيعة والمبتكرة: دمج النماذج الكلاسيكية مع التقنيات الناشئة. سبرينغر ساينس آند بيزنس ميديا. ص 298. ISBN 978-0-387-40532-2.
  5. ↑ ريتشارد سي. دورف، 2018. أجهزة الاستشعار، وعلوم النانو، والهندسة الطبية الحيوية، والأجهزة: أجهزة الاستشعار، وعلوم النانو، والهندسة الطبية الحيوية. مطبعة سي آر سي. ص 4. ISBN 978-1-4200-0316-1.
  6. ↑ ديفيد أ. باترسون؛ جون ل. هينيسي، 2004. تنظيم وتصميم الحاسوب: واجهة الأجهزة/البرمجيات، الطبعة الثالثة. إلسيفير. ص 552. ISBN 978-0-08-050257-1.
  7. ↑ "السير موريس فنسنت ويلكس | عالم حاسوب بريطاني" . موسوعة بريتانيكا . تم الاطلاع عليه بتاريخ 11 ديسمبر 2016 .
  8. ↑ بيركلي، جون إل. هينيسي، جامعة ستانفورد، وديفيد أ. باترسون، جامعة كاليفورنيا. "تصميم التسلسل الهرمي للذاكرة - الجزء 6. معالج Intel Core i7، المغالطات، والمخاطر" . EDN . تاريخ الاسترجاع: 13 أكتوبر 2022 .{{cite news}}: صيانة CS1: أسماء متعددة: قائمة المؤلفين ( رابط )
  9. ↑ شين كوك، 2012. برمجة CUDA: دليل المطور للحوسبة المتوازية باستخدام وحدات معالجة الرسومات. نيونس. الصفحات 107-109. ISBN 978-0-12-415988-4.
  10. ↑ بروس هيلينجسورث؛ باتريك هول؛ هوارد أندرسون؛ 2001. الحوسبة الوطنية العليا. روتليدج. ص 30-31. ISBN 978-0-7506-5230-8.
  11. ↑ ريتا ساهو، غاغان ساهو. الممارسات المعلوماتية. دار ساراسواتي هاوس المحدودة. ص 1–. ISBN 978-93-5199-433-6.
  12. ↑ فيليب أ. لابلانت؛ سيبو ج. أوفاسكا؛ 2011. تصميم وتحليل الأنظمة الآنية: أدوات للممارس. جون وايلي وأولاده. الصفحات 94-95. ISBN 978-1-118-13659-1.
  13. 1 2 3 هينيسي وباترسون. هندسة الحاسوب: منهج كمي . مورغان كوفمان . ISBN 9780123704900.
  14. ↑ جتين كايا كوتش، 2008. هندسة التشفير. سبرينغر ساينس آند بيزنس ميديا. الصفحات 479-480. ISBN 978-0-387-71817-0.
  15. ↑ ديفيد أ. باترسون؛ جون ل. هينيسي؛ 2008. تنظيم وتصميم الحاسوب: واجهة الأجهزة/البرمجيات. مورغان كوفمان. الصفحات 489-492. ISBN 978-0-08-092281-2.
  16. ↑ هارفي ج. كراغون، 2000. هندسة الحاسوب وتنفيذه. مطبعة جامعة كامبريدج. الصفحات 95-97. ISBN 978-0-521-65168-4.
  17. ↑ بيكر محمد، 2013. تصميم الذاكرة المدمجة للمعالجات متعددة النوى والأنظمة على رقاقة. سبرينغر ساينس آند بيزنس ميديا. الصفحات 11-14. ISBN 978-1-4614-8881-1.
  18. ↑ جايد، ويليام. "كيف يتم تصميم وبناء وحدات المعالجة المركزية" . تيكسبوت . تم الاطلاع عليه بتاريخ 17 أغسطس 2019 .
  19. ^ Vojin G. Oklobdzija، 2017. التصميم والتصنيع الرقمي. الصحافة اتفاقية حقوق الطفل. ص. 4. رقم ISBN 978-0-8493-8604-6.
  20. ↑ "التسلسل الهرمي للذاكرة" .
  21. 1 2 سوليهين، يان (2016). أساسيات بنية المعالجات متعددة النوى المتوازية . تشابمان وهول. ص. الفصل 5: مقدمة في تنظيم التسلسل الهرمي للذاكرة. ISBN  9781482211184.
  22. ↑ يان سوليهين، 2015. أساسيات بنية المعالجات متعددة النوى المتوازية. دار نشر سي آر سي. ص 150. ISBN 978-1-4822-1119-1.
  23. ↑ ستيف هيث، 2002. تصميم الأنظمة المدمجة. إلسيفير. ص 106. ISBN 978-0-08-047756-5.
  24. ↑ آلان كليمنتس، 2013. تنظيم وبنية الحاسوب: موضوعات وتنوعات. سينجايج ليرنينج. ص 588. ISBN 1-285-41542-6.
  25. ↑ "تقييم أداء التسلسلات الهرمية لذاكرة التخزين المؤقت الحصرية" (ملف PDF) . مؤرشف من النسخة الأصلية (ملف PDF) بتاريخ 13 أغسطس 2012. تم الاطلاع عليه بتاريخ 19 أكتوبر 2016 .
  26. ↑ ديفيد أ. باترسون؛ جون ل. هينيسي؛ 2017. تنظيم وتصميم الحاسوب، إصدار RISC-V: واجهة البرمجيات والأجهزة. دار نشر إلسيفير للعلوم. الصفحات 386-387. ISBN 978-0-12-812276-1.
  27. ↑ ستيفان غوديكر؛ أدولفي هويسي؛ 2001. تحسين أداء البرامج الحاسوبية المكثفة. SIAM. ص 11. ISBN 978-0-89871-484-5.
  28. 1 2 سوليهين، يان (2009). أساسيات بنية الحاسوب المتوازي . دار سوليهين للنشر. ص. الفصل 6: مقدمة في تنظيم التسلسل الهرمي للذاكرة. ISBN  9780984163007.
  29. ↑ هارفي ج. كراغون، 1996. أنظمة الذاكرة والمعالجات ذات البنية المتوازية. جونز وبارتليت ليرنينج. ص 47. ISBN 978-0-86720-474-2.
  30. ↑ ديفيد أ. باترسون؛ جون ل. هينيسي؛ 2007. تنظيم وتصميم الحاسوب، طبعة منقحة، الطبعة الثالثة: واجهة الأجهزة/البرمجيات. إلسيفير. ص 484. ISBN 978-0-08-055033-6.
  31. ↑ "تقنيات البرمجيات لأنظمة متعددة النوى ذات ذاكرة تخزين مؤقت مشتركة" . 2018-05-24.
  32. ↑ "مخطط تقسيم ذاكرة التخزين المؤقت NUCA المشترك/الخاص التكيفي للمعالجات المتعددة الرقاقات" (ملف PDF) . مؤرشف من الأصل (ملف PDF) بتاريخ 19-10-2016.
  33. ↑ أكانكشا جاين؛ كالفن لين؛ 2019. سياسات استبدال ذاكرة التخزين المؤقت. دار مورغان وكلايبول للنشر. ص 45. ISBN 978-1-68173-577-1.
  34. ↑ ديفيد كولر؛ جاسويندر بال سينغ؛ أنوب غوبتا؛ 1999. هندسة الحواسيب المتوازية: منهج الأجهزة/البرمجيات. دار نشر جلف بروفيشنال. ص 436. ISBN 978-1-55860-343-1.
  35. 1 2 ستيفن دبليو. كيكلر؛ كونلي أولوكوتون؛ إتش. بيتر هوفستي؛ 2009. المعالجات والأنظمة متعددة النوى. سبرينغر ساينس آند بيزنس ميديا. ص 182. ISBN 978-1-4419-0263-4.
  36. 1 2 "Intel Broadwell Microarchitecture" .
  37. 1 2 "Intel Kaby Lake Microrchitecture" .
  38. ↑ "بنية معالج Nehalem ومنصات Nehalem-EP SMP" (ملف PDF) . مؤرشف من النسخة الأصلية (ملف PDF) بتاريخ 11-08-2014.
  39. ↑ "IBM Power7" . مؤرشف من الأصل في 21 أغسطس 2010.