إنهاء على الشريحة

على الرغم من أن مقاومات الإنهاء على اللوحة الأم تُقلل بعض الانعكاسات على خطوط الإشارة، إلا أنها لا تمنع الانعكاسات الناتجة عن خطوط التوصيل الفرعية المتصلة بالمكونات على بطاقة الوحدة (مثل وحدة ذاكرة الوصول العشوائي الديناميكية). تواجه الإشارة المنتقلة من وحدة التحكم إلى المكونات انقطاعًا في المعاوقة عند خط التوصيل الفرعي المؤدي إلى المكونات على الوحدة. وبالتالي، تنعكس الإشارة المنتقلة عبر خط التوصيل الفرعي إلى المكون (مثل مكون ذاكرة الوصول العشوائي الديناميكية) على خط الإشارة، مما يُدخل تشويشًا غير مرغوب فيه . إضافةً إلى ذلك، يُمكن للإنهاء على الشريحة تقليل عدد عناصر المقاومة والأسلاك المعقدة على اللوحة الأم ، مما يجعل تصميم النظام أبسط وأقل تكلفة.

تُنفَّذ عملية إنهاء الإشارة على شريحة ذاكرة الوصول العشوائي الديناميكية (DRAM) باستخدام عدة تركيبات من المقاومات على شريحة السيليكون، بالإضافة إلى دوائر أخرى. يمكن لمصممي دوائر DRAM استخدام مجموعة من الترانزستورات ذات قيم مقاومة تشغيل مختلفة. في حالة DDR2، توجد ثلاثة أنواع من المقاومات الداخلية: 150 أوم، 75 أوم، و50 أوم. يمكن دمج هذه المقاومات لإنشاء قيمة معاوقة مكافئة مناسبة للسطح الخارجي للشريحة، حيث يتم التحكم في خط الإشارة (خط النقل) للوحة الأم بواسطة إشارة عملية إنهاء الإشارة على الشريحة. في حال وجود دائرة تحكم في قيمة إنهاء الإشارة على الشريحة، يتحكم متحكم DRAM في مقاومة إنهاء الإشارة على الشريحة من خلال سجل تكوين قابل للبرمجة موجود في ذاكرة DRAM. أما قيم إنهاء الإشارة الداخلية على الشريحة في DDR3 فهي 120 أوم، 60 أوم، 40 أوم، وهكذا.

المصدر: ^{[ 1 ]}

يتضمن استخدام إنهاء الإشارة على الشريحة (ODT) خطوتين. أولاً، يجب تحديد قيمة إنهاء الإشارة على الشريحة (ODT) داخل ذاكرة الوصول العشوائي الديناميكية (DRAM). ثانياً، يمكن تفعيلها/تعطيلها ديناميكياً باستخدام طرف ODT من وحدة تحكم ODT. توجد طرق مختلفة لتكوين ODT. في ذاكرة الوصول العشوائي الديناميكية (DRAM)، يتم ذلك عن طريق ضبط سجل الوضع الموسع للجهاز بقيمة ODT المناسبة.

توجد متطلبات توقيت متزامنة وغير متزامنة، وذلك بحسب حالة جهاز ذاكرة الوصول العشوائي الديناميكية (DRAM). بشكل أساسي، يتم تفعيل إنهاء الإشارة على الشريحة (ODT) قبل نقل البيانات مباشرةً، ثم يتم إيقافه فورًا بعد ذلك. في حال وجود أكثر من جهاز DRAM واحد مُحمّل على القناة، يمكن لأي من جهازي DRAM، النشط وغير النشط، إنهاء الإشارة. تتيح هذه المرونة إمكانية إنهاء الإشارة بدقة مثالية حسب الحاجة.

دعونا نحاول فهم كيفية عمل إنهاء الإشارة على الشريحة (ODT) في عمليات قراءة وكتابة ذاكرة الوصول العشوائي الديناميكية (DRAM). تندرج جميع إشارات مجموعات البيانات ضمن نظام الإشارة من نقطة إلى نقطة. يتم التحكم في إشارات مجموعات البيانات بواسطة وحدة تحكم DRAM عند الكتابة، وبواسطة ذاكرة DRAM نفسها عند القراءة. لا حاجة لمقاومات خارجية على هذه المسارات في لوحة الدوائر المطبوعة (PCB) لأن وحدة تحكم DRAM والذاكرة مزودتان بتقنية ODT. في كلتا الحالتين (ذاكرة DRAM عند الكتابة ووحدة تحكم DRAM عند القراءة)، يتم تفعيل إنهاء الإشارة على الشريحة (ODT) في الأوقات المناسبة. توضح المخططات التالية المعاوقات الموجودة على هذه الشبكات أثناء دورات الكتابة والقراءة.

إنهاء على الشريحة (ODT) في دورة الكتابة

لنأخذ مثالاً على المعاوقات الظاهرة على الشبكات أثناء دورة الكتابة كما هو موضح في الصورة أدناه. أثناء الكتابة، تبلغ معاوقة خرج جهاز DRAM حوالي 45 أوم. يُوصى بتنفيذ SDRAM بمقاومة 240 أوم. بافتراض أن مقاومة RZQ هي 240 أوم، يمكن ضبط مقاومات الإنهاء لتقديم إنهاء على الشريحة (ODT) بقيمة RZQ/4 لإنهاء فعال قدره 40 أوم.

إنهاء القراءة على الشريحة (ODT) في دورة القراءة

تُظهر الصورة معاوقات شبكات لوحة الدوائر المطبوعة أثناء دورة القراءة. يُوصى، أثناء عمليات القراءة، بضبط ذاكرة الوصول العشوائي الديناميكية (DRAM) على معاوقة تشغيل فعّالة تبلغ RZQ/7 أو 34 أوم (بافتراض أن مقاومة RZQ تساوي 240 أوم). ستكون معاوقة ثيفينين الفعّالة لوحدة إنهاء الشريحة (ODT) داخل وحدة تحكم ذاكرة الوصول العشوائي الديناميكية (DRAM) 45 أوم.

إشارات التحليق

والآن، دعونا نتحدث عن إشارات المرور العابر، والتي تشمل مجموعات توجيه العناوين والتحكم والأوامر والساعة. تتكون إشارات المرور العابر من توجيه المرور العابر من وحدة تحكم ذاكرة الوصول العشوائي الديناميكية (DRAM)، والوصلات الفرعية عند كل وحدة ذاكرة وصول عشوائي ديناميكية متزامنة (SDRAM)، والإنهاءات بعد آخر وحدة SDRAM. في هذا المثال، سيتم إنهاء مجموعات العناوين والتحكم والأوامر عبر مقاومة 39.2 أوم إلى VTT.

سيتم توصيل أزواج إشارات الساعة عبر مقاومات 39.2 أوم بنقطة مشتركة متصلة بمكثف، والذي بدوره متصل بـ VDDQ. سيُظهر متحكم ذاكرة الوصول العشوائي الديناميكية (DRAM) مقاومة خرج 45 أوم عند تشغيل هذه الإشارات.