SPARC T5

يُعدّ SPARC T5 الجيل الخامس من المعالجات الدقيقة متعددة النوى من عائلة SPARC T التابعة لشركة أوراكل . ^{[ 1 ]} عُرض لأول مرة في مؤتمر Hot Chips 24 في أغسطس 2012، ^{[ 2 ]} وتم تقديمه رسميًا مع خوادم Oracle SPARC T5 في مارس 2013. ^{[ 3 ]} صُمم المعالج لتقديم أداء عالٍ في معالجة المهام المتعددة (16 نواة لكل شريحة، مع 8 خيوط معالجة لكل نواة)، بالإضافة إلى أداء عالٍ في معالجة المهام أحادية الخيط من الشريحة نفسها. ^{[ 4 ]}

يستخدم المعالج نفس تصميم نواة SPARC S3 المستخدمة في سابقه، معالج SPARC T4 ، ولكنه مُصنّع بتقنية 28  نانومتر ويعمل بتردد 3.6  جيجاهرتز. ^{[ 5 ]} نواة S3 هي نواة ثنائية الإصدار تستخدم الترابط الديناميكي والتنفيذ خارج الترتيب ، ^{[ 6 ]} وتتضمن وحدة حسابية للفاصلة العائمة ووحدة تشفير مخصصة لكل نواة. ^{[ 7 ]}

يحتوي المعالج ذو معمارية SPARC الإصدار 9 سداسية الأضلاع 64 بت على 16 نواة تدعم ما يصل إلى 128 خيطًا لكل معالج، ويمكن توسيعه ليصل إلى 1024 خيطًا في نظام ثماني المقابس . ^{[ 4 ]} تشمل التغييرات الأخرى دعم PCIe الإصدار 3.0 وبروتوكول جديد لتماسك ذاكرة التخزين المؤقت. ^{[ 5 ]}

يوضح هذا الرسم البياني بعض الاختلافات بين معالجات T5 و T4.

يُقدّم معالج SPARC T5 ميزة جديدة لإدارة الطاقة، تتضمن دعمًا ماديًا في المعالج، وبرنامجًا يُتيح لمسؤول النظام استخدام هذه الميزة. يختار المستخدمون سياسة استجابة النظام لحالات ارتفاع درجة الحرارة والتيار الزائد. ويمكن ضبط سياسة تغيير الجهد والتردد الديناميكي (DVFS) للحفاظ على ذروة التردد، أو لتحقيق التوازن بين الأداء واستهلاك الطاقة. ^{[ 5 ]}

يُستخدم معالج SPARC T5 في خوادم أوراكل من الفئة الابتدائية والمتوسطة SPARC T5-2 وT5-4 وT5-8 . وتستخدم جميع الخوادم نفس تردد المعالج وعدد النوى لكل شريحة وتكوين ذاكرة التخزين المؤقت. ^{[ 12 ]}

يشتمل معالج T5 على شبكة متقاطعة تربط النوى الستة عشر بذاكرة التخزين المؤقت L2 المشتركة L3. ويتم الحفاظ على تماسك ذاكرة التخزين المؤقت للمعالجات المتعددة باستخدام بروتوكول قائم على الدليل . ^{[ 5 ]} ويمكن توسيع التصميم حتى ثمانية مقابس دون الحاجة إلى رقائق سيليكون إضافية ( بدون غراء ). وقد تم استبدال البروتوكول القائم على التجسس المستخدم في أنظمة SPARC T4 لتقليل زمن استجابة الذاكرة واستهلاك عرض النطاق الترددي للتماسك. ^{[ 5 ] [ 13 ]}