ألفا 21064

📅 آخر تحديث: ٢٨ يوليو ٢٠٢٦
✍️ نُشر في: ٢٨ يوليو ٢٠٢٦
📷 يحتوي على 6 صور
الموسوعة الحرة

المعالج الدقيق 21064
المعالج الدقيق 21064 مثبت على بطاقة عمل

المعالج ألفا 21064 هو معالج دقيق طورته وصنعته شركة ديجيتال إكويبمنت، وهو يطبق بنية مجموعة تعليمات ألفا (التي عُرفت سابقًا باسم ألفا AXP) . طُرح في البداية باسم DECchip 21064 قبل أن يُعاد تسميته عام 1994. يُعرف أيضًا باسمه الرمزي EV4 . أُعلن عنه في فبراير 1992، وبدأ طرحه بكميات كبيرة في سبتمبر من العام نفسه. كان 21064 أول تطبيق تجاري لبنية ألفا، وأول معالج دقيق من ديجيتال يُطرح تجاريًا. تبعه معالج مشتق منه، هو ألفا 21064A، في أكتوبر 1993. ثم استُبدل هذا الإصدار الأخير بمعالج ألفا 21164 عام 1995.

تاريخ

كان أول معالج ألفا عبارة عن شريحة اختبار تحمل الاسم الرمزي EV3 . صُنعت هذه الشريحة باستخدام تقنية CMOS-3 من شركة ديجيتال بدقة 1.0 ميكرومتر (ميكرومتر). افتقرت شريحة الاختبار إلى وحدة الفاصلة العائمة، واقتصرت سعتها على ذاكرة تخزين مؤقتة بحجم 1 كيلوبايت . استُخدمت شريحة الاختبار للتأكد من فعالية تقنيات تصميم الدوائر المتقدمة . كما استُخدمت، إلى جانب برامج المحاكاة، لتشغيل البرامج الثابتة وأنظمة التشغيل المختلفة التي تدعمها الشركة. 

صُنعت شريحة الإنتاج، التي تحمل الاسم الرمزي EV4  ، باستخدام تقنية CMOS-4 من شركة Digital بدقة 0.75 ميكرومتر. وكان ديرك ماير وإدوارد ماكليلان مهندسي البنية الدقيقة. صمم إد منطق الإصدار، بينما صمم ديرك الوحدات الرئيسية الأخرى. وقاد جيم مونتانارو عملية تنفيذ الدائرة. استُخدمت شريحة EV3 في وحدة العرض التوضيحي ألفا (ADU)، وهي نظام متعدد المعالجات استخدمته شركة Digital لتطوير برامج لمنصة ألفا قبل توفر مكونات EV4. [ 1 ]

تم الكشف عن المعالج 21064 في المؤتمر الدولي التاسع والثلاثين لدوائر الحالة الصلبة (ISSCC) في منتصف فبراير 1992. وأُعلن عنه في 25 فبراير 1992، مع  طرح نموذج أولي بتردد 150 ميجاهرتز في اليوم نفسه. بلغ سعره 3375 دولارًا أمريكيًا للكميات التي تزيد عن 100 وحدة، و1650 دولارًا أمريكيًا للكميات التي تتراوح بين 100 و1000 وحدة، و1560 دولارًا أمريكيًا للكميات التي تزيد عن 1000 وحدة. بدأت الشحنات بكميات كبيرة في سبتمبر 1992.

في أوائل فبراير 1993، تم تخفيض سعر  نسخة 150 ميجاهرتز إلى 1096 دولارًا من 1559 دولارًا في الكميات التي تزيد عن 1000.

في 25 فبراير 1993،  تم طرح جهاز بتردد 200 ميجاهرتز، مع توفير عينات تجريبية بسعر 3495 دولارًا أمريكيًا. أما عند الشراء بكميات كبيرة، فقد بلغ سعر الوحدة 1231 دولارًا أمريكيًا للكميات التي تزيد عن 10000 وحدة. بدأ قبول طلبات الشراء بكميات كبيرة في يونيو 1993، مع بدء الشحن في أغسطس من العام نفسه.  ونتيجةً لذلك، تم تخفيض سعر نسخة 150 ميجاهرتز. انخفض سعر العينة التجريبية من 3375 دولارًا أمريكيًا إلى 1690 دولارًا أمريكيًا، اعتبارًا من أبريل 1993؛ أما عند الشراء بكميات كبيرة، فقد انخفض سعر الوحدة من 1355 دولارًا أمريكيًا إلى 853 دولارًا أمريكيًا للكميات التي تزيد عن 10000 وحدة، اعتبارًا من يوليو 1993.

مع طرح جهازي ألفا 21066 وألفا 21068 في 10 سبتمبر 1993، عدّلت شركة ديجيتال موقع أجهزة 21064 الموجودة، وطرحت نسخة بتردد 166 ميجاهرتز بسعر 499 دولارًا للوحدة عند طلب 5000 وحدة. وخُفّض  سعر نسخة 150 ميجاهرتز إلى 455 دولارًا للوحدة عند طلب 5000 وحدة. 

في 6 يونيو 1994، تم تخفيض سعر نسخة 200  ميجاهرتز بنسبة 31٪ إلى 544 دولارًا لمنافسة  معالج بنتيوم 60 ميجاهرتز؛ ونسخة 166  ميجاهرتز بنسبة 19٪ إلى 404 دولارًا للوحدة بكميات 5000 وحدة، اعتبارًا من 3 يوليو 1994.

كانت شركة DEC هي الشركة المصنعة الوحيدة، ولم يكن لديها مصدر ثانٍ . [ 2 ] تم تصنيع جهاز Alpha 21064 في منشآت Digital في هدسون، ماساتشوستس، وساوث كوينزفيري، اسكتلندا .

المستخدمون

استُخدم المعالج 21064 في الغالب في أجهزة الكمبيوتر المتطورة مثل محطات العمل والخوادم . ومن بين المستخدمين:

أداء

كان المعالج 21064 هو المعالج الدقيق الأعلى أداءً منذ طرحه وحتى عام 1993، بعد أن طرحت شركة آي بي إم (IBM) معالج POWER2 متعدد الرقاقات . وظل المعالج 21064 هو المعالج الدقيق الأعلى أداءً على مستوى الرقاقة الواحدة حتى  طرح المعالج 21064A بتردد 275 ميجاهرتز في أكتوبر 1993. [ 3 ]

وصف

المعالج Alpha 21064 هو معالج دقيق فائق التوازي ذو إصدار مزدوج ومُجزأ ، يُنفذ التعليمات بالتسلسل . وهو قادر على إصدار ما يصل إلى تعليمتين في كل دورة ساعة إلى أربع وحدات وظيفية: وحدة الأعداد الصحيحة ، ووحدة الفاصلة العائمة (FPU)، ووحدة العناوين، ووحدة التفرع. يتكون مسار معالجة الأعداد الصحيحة من سبع مراحل، بينما يتكون مسار معالجة الفاصلة العائمة من عشر مراحل. المراحل الأربع الأولى من كلا المسارين متطابقة ويتم تنفيذها بواسطة وحدة I-Box.

صندوق بريد

وحدة التحكم (I-box) هي وحدة التحكم الرئيسية ؛ فهي تجلب التعليمات وتفك تشفيرها وتصدرها، كما تتحكم في مسار المعالجة. [ 4 ] خلال المرحلة الأولى، يتم جلب تعليمتين من ذاكرة التخزين المؤقت للتعليمات (I-cache). في المرحلة الثانية، يتم التنبؤ بالتفرع بواسطة منطق وحدة التحكم (I-box). يُستخدم إما التنبؤ الثابت أو التنبؤ الديناميكي. في التنبؤ الثابت، يتم فحص بت الإشارة لحقل الإزاحة لتعليمات التفرع ، ويتم التنبؤ بأن التفرع قد تم تنفيذه إذا أشار بت الإشارة إلى تفرع عكسي (إذا كان بت الإشارة يحتوي على 1). أما في التنبؤ الديناميكي، فيتم فحص مدخل في جدول تاريخ التفرع المكون من 2048 مدخلًا لكل بت. إذا كان المدخل يحتوي على 1، يتم التنبؤ بأن التفرع قد تم تنفيذه. [ 5 ] عند استخدام التنبؤ الديناميكي، تصل دقة التنبؤ بالتفرع إلى حوالي 80% لمعظم البرامج. [ 6 ] تبلغ تكلفة التنبؤ الخاطئ بالتفرع أربع دورات. [ 7 ]

تُفكّ شفرة هذه التعليمات خلال المرحلة الثالثة. ثم يتحقق صندوق التعليمات (I-box) من توافر الموارد المطلوبة للتعليماتين خلال المرحلة الرابعة. إذا كانت الموارد متوفرة، تُنفّذ التعليمات، شريطة إمكانية دمجها. ويُحدد عدد منافذ القراءة والكتابة في ملف سجلات الأعداد الصحيحة إمكانية دمج التعليمات. [ 8 ] يمكن للمعالج 21064 تنفيذ ما يلي: عملية حسابية على عدد صحيح مع عملية حسابية على عدد عشري، أو أي تعليمة تحميل/تخزين مع أي تعليمة حسابية، أو عملية حسابية على عدد صحيح مع عملية تفرع حسابي على عدد صحيح، أو عملية حسابية على عدد عشري مع عملية تفرع حسابي على عدد عشري. لم يُسمح بدمج تعليمتين: عملية حسابية على عدد صحيح مع عملية تخزين على عدد عشري، وعملية حسابية على عدد عشري مع عملية تخزين على عدد صحيح. إذا تعذّر تنفيذ إحدى التعليمتين معًا، تتوقف المراحل الأربع الأولى حتى يتم تنفيذ التعليمة المتبقية. كما تتوقف المراحل الأربع الأولى أيضًا في حال تعذّر تنفيذ أي تعليمة بسبب عدم توافر الموارد، أو وجود تبعيات، أو ظروف مشابهة.

يحتوي صندوق التعليمات (I-box ) على مخزنين مؤقتين للترجمة (TLBs) لترجمة العناوين الافتراضية إلى عناوين فيزيائية . يُشار إلى هذين المخزنين المؤقتين باسم مخازن ترجمة التعليمات (ITBs). تخزن مخازن ترجمة التعليمات (ITBs) إدخالات جدول الصفحات المستخدمة مؤخرًا لتدفق التعليمات. يُستخدم مخزن ترجمة تعليمات (ITB) ذو ثمانية إدخالات لصفحات  بحجم 8 كيلوبايت ، ومخزن ترجمة تعليمات (ITB) ذو أربعة إدخالات لصفحات بحجم 4 ميجابايت. كلا المخزنين ترابطيان بالكامل ويستخدمان خوارزمية استبدال "ليس الأخير المستخدم". [ 9 ] 

تنفيذ

يبدأ التنفيذ خلال المرحلة الخامسة لجميع التعليمات. تُقرأ ملفات السجلات خلال المرحلة الرابعة. لا يمكن إيقاف خطوط الأنابيب التي تبدأ في المرحلة الخامسة.

وحدة عددية صحيحة

تتولى وحدة الأعداد الصحيحة مسؤولية تنفيذ تعليمات الأعداد الصحيحة. تتكون هذه الوحدة من ملف سجلات الأعداد الصحيحة (IRF) وصندوق E. يحتوي ملف سجلات الأعداد الصحيحة على 32 سجلاً من 64 بت، وله أربعة منافذ قراءة ومنفذان للكتابة موزعة بالتساوي بين وحدة الأعداد الصحيحة ووحدة التفرع. [ 10 ] يحتوي صندوق E على جامع ، ووحدة منطقية، ومُبدِّل أسطواني ، ومُضاعِف . باستثناء تعليمات الضرب والإزاحة ومعالجة البايتات، تُستكمل معظم تعليمات الأعداد الصحيحة بنهاية المرحلة الخامسة، وبالتالي يكون زمن استجابتها دورة واحدة. يتم تنفيذ المُبدِّل الأسطواني بتقنية خط الأنابيب، ولكن تعليمات الإزاحة ومعالجة البايتات لا تُستكمل بنهاية المرحلة السادسة، وبالتالي يكون زمن استجابتها دورتين. لم يتم تنفيذ المُضاعِف بتقنية خط الأنابيب لتوفير مساحة على الشريحة؛ [ 6 ] ولذلك يكون زمن استجابة تعليمات الضرب متغيراً ويتراوح بين 19 و23 دورة حسب المعاملات. في المرحلة السابعة، تقوم تعليمات الأعداد الصحيحة بكتابة نتائجها إلى IRF.

وحدة العنوان

وحدة العناوين، المعروفة أيضًا باسم "صندوق العناوين"، تُنفذ تعليمات التحميل والتخزين. ولتمكين وحدة العناوين ووحدة الأعداد الصحيحة من العمل بالتوازي، تحتوي وحدة العناوين على جامع إزاحة خاص بها ، تستخدمه لحساب العناوين الافتراضية ، بدلاً من استخدام الجامع الموجود في وحدة الأعداد الصحيحة. [ 11 ] يُستخدم مخزن مؤقت للترجمة (TLB) ذو 32 مدخلاً، وهو مخزن مؤقت ترابطي بالكامل، لترجمة العناوين الافتراضية إلى عناوين فعلية . [ 11 ] يُشار إلى هذا المخزن المؤقت للترجمة باسم مخزن ترجمة البيانات (DTB). نفّذ المعالج 21064 عنوانًا افتراضيًا بطول 43 بتًا وعنوانًا فعليًا بطول 34 بتًا، وبالتالي فهو قادر على عنونة 8  تيرابايت من الذاكرة الافتراضية و16  جيجابايت من الذاكرة الفعلية .

تُنتج تعليمات التخزين بيانات مُخزّنة مؤقتًا في مخزن كتابة مؤقت بحجم 32 بايت و4 مداخل. وقد حسّن مخزن الكتابة المؤقت الأداء عن طريق تقليل عدد عمليات الكتابة على ناقل النظام، وذلك بدمج البيانات من عمليات التخزين المتجاورة وتأخير عمليات التخزين مؤقتًا، مما يُتيح معالجة عمليات التحميل بشكل أسرع نظرًا لانخفاض استخدام ناقل النظام. [ 11 ]

وحدة الفاصلة العائمة

تتكون وحدة الفاصلة العائمة من ملف سجلات الفاصلة العائمة (FRF) وصندوق F. [ 8 ] يحتوي ملف سجلات الفاصلة العائمة على 32 سجلاً، كل منها 64 بت، وله ثلاثة منافذ قراءة ومنفذان للكتابة. يحتوي صندوق F على خط أنابيب للفاصلة العائمة ووحدة قسمة غير خطية تُخرج بتًا واحدًا في كل دورة.

في المرحلة الرابعة، تُقرأ بيانات سجل الفاصلة العائمة وتُنسق في صورة كسر وأس وإشارة. عند تنفيذ تعليمات الجمع، يحسب الجامع فرق الأس، ويُفعّل كاشف التنبؤ بالقيمة البادئة (واحد أو صفر) باستخدام معاملات الإدخال لتطبيع النتيجة. أما عند تنفيذ تعليمات الضرب، فيُنتج مضروبًا في 3.

في المرحلتين الخامسة والسادسة، تُجرى عمليات المحاذاة أو إزاحة التطبيع وحسابات البتات الثابتة لعمليات الجمع والطرح. تُضرب تعليمات الضرب في مصفوفة متداخلة ثنائية الاتجاه باستخدام خوارزمية بوث ذات الأساس 8. [ 6 ] [ 12 ] في المرحلة الثامنة، تُجرى عملية الجمع النهائية بالتوازي مع التقريب . تكتب تعليمات الفاصلة العائمة نتائجها إلى سجل استجابة التردد (FRF) في المرحلة العاشرة. [ 12 ]

تستغرق التعليمات المنفذة في خط الأنابيب ست دورات. [ 12 ] أما عمليات القسمة أحادية الدقة (32 بت) ومزدوجة الدقة (64 بت)، والتي تُنفذ في وحدة القسمة غير المتصلة بخط الأنابيب، فتستغرق 31 و61 دورة على التوالي. [ 13 ]

مخابئ

يحتوي المعالج 21064 على ذاكرتي تخزين مؤقت أساسيتين مدمجتين :  ذاكرة تخزين مؤقت للبيانات بسعة 8 كيلوبايت (تُعرف باسم ذاكرة التخزين المؤقت D) تستخدم سياسة الكتابة المباشرة،  وذاكرة تخزين مؤقت للتعليمات بسعة 8 كيلوبايت (تُعرف باسم ذاكرة التخزين المؤقت I). كلا الذاكرتين مُرتبطتان مباشرةً للوصول في دورة واحدة، ويبلغ حجم السطر فيهما 32 بايت. صُممت الذاكرتان باستخدام خلايا ذاكرة الوصول العشوائي الثابتة (SRAM) بستة ترانزستورات، بمساحة 98  ميكرومتر مربع . يبلغ عرض كل ذاكرة 1024 خلية وارتفاعها 66 خلية، مع استخدام الصفين العلويين للتكرار.

كان النظام يدعم ذاكرة تخزين مؤقتة ثانوية خارجية اختيارية، تُعرف باسم ذاكرة التخزين المؤقتة B، بسعات تتراوح من 128  كيلوبايت إلى 16  ميجابايت. تعمل هذه الذاكرة بتردد يتراوح بين ثلث وسدس عشر تردد الساعة الداخلية، أي من 12.5 إلى 66.67  ميجاهرتز عند 200  ميجاهرتز. [ 14 ] ذاكرة التخزين المؤقتة B مُرتبطة مباشرةً، ويبلغ حجم سطرها الافتراضي 128 بايت، ويمكن تهيئتها لاستخدام أحجام أكبر. يتم الوصول إلى ذاكرة التخزين المؤقتة B عبر ناقل النظام.

واجهة خارجية

الواجهة الخارجية عبارة عن ناقل بيانات 128 بت يعمل بتردد يتراوح بين نصف إلى ثمن تردد الساعة الداخلية، أي من 25 إلى 100  ميجاهرتز عند 200  ميجاهرتز. وكان عرض الناقل قابلاً للتكوين، حيث يمكن للأنظمة التي تستخدم معالج 21064 أن تحتوي على واجهة خارجية 64 بت. كما تضمنت الواجهة الخارجية ناقل عناوين 34 بت .

التصنيع

لقطة رقاقة DEC Alpha 21064 (EV4S)

احتوت شريحة 21064 على 1.68 مليون ترانزستور. [ 15 ] صُنعت شريحة EV4 الأصلية بواسطة شركة Digital باستخدام تقنية CMOS-4، التي تتميز  بحجم مكون يبلغ 0.75 ميكرومتر وثلاثة مستويات من التوصيلات البينية المصنوعة من الألومنيوم . [ 15 ] يبلغ قياس شريحة EV4 13.9  مم × 16.8  مم، بمساحة 233.52  مم² . أما شريحة EV4S اللاحقة، فقد صُنعت باستخدام تقنية CMOS-4S، وهي أصغر بنسبة 10% من تقنية CMOS-4، بحجم مكون يبلغ 0.675 ميكرومتر  . بلغ قياس هذه النسخة 12.4  مم × 15.0  مم، بمساحة 186  مم² . [ 16 ]

استخدم جهاز 21064 مصدر طاقة بجهد 3.3 فولت . [ 15 ] يستهلك جهاز EV4 طاقة قصوى تبلغ 30  واط عند تردد 200  ميجاهرتز. أما جهاز EV4S فيستهلك طاقة قصوى تبلغ 21.0  واط عند تردد 150  ميجاهرتز، و22.5  واط عند تردد 166  ميجاهرتز، و27.0  واط عند تردد 200  ميجاهرتز. [ 17 ]

طَرد

معالج دقيق 21064 مُغلّف

تأتي شريحة 21064 في غلاف من مصفوفة دبابيس من الألومينا والسيراميك (PGA) مكونة من 431 دبوسًا، بأبعاد 61.72  مم × 61.72  مم. [ 18 ] من بين هذه الدبابيس، 291 دبوسًا مخصصة للإشارات و140 دبوسًا للطاقة والأرضي. [ 15 ] [ 19 ] يتم تثبيت المشتت الحراري مباشرةً على الغلاف، بواسطة صواميل مثبتة على مسمارين بارزين من موزع الحرارة المصنوع من التنجستن .

المشتقات

ألفا 21064أ

DEC Alpha 21064A (EV45) لقطة رقاقة

يُعدّ معالج ألفا 21064A ، الذي طُرح سابقًا باسم DECchip 21064A ، ويحمل الاسم الرمزي EV45 ، تطويرًا لمعالج ألفا 21064 الذي طُرح في أكتوبر 1993. وكان يعمل بترددات ساعة تبلغ 200 و225 و233 و275 و300  ميجاهرتز.  استُبدل طراز 225 ميجاهرتز بطراز 233  ميجاهرتز في 6 يوليو 1994، والذي كان سعره عند طرحه 788 دولارًا أمريكيًا لكمية 5000 وحدة، أي أقل بنسبة 10% من سعر  طراز 225 ميجاهرتز الذي حلّ محله. وفي اليوم نفسه،  خُفّضت أسعار طراز 275 ميجاهرتز بنسبة 25% لتصل إلى 1083 دولارًا أمريكيًا لكمية 5000 وحدة. تم الإعلان عن طراز 300  ميجاهرتز وتم اختباره في 2 أكتوبر 1995 وتم شحنه في ديسمبر 1995. وكان هناك أيضًا طراز واحد، وهو 21064A-275-PC، والذي كان مقيدًا بتشغيل نظام التشغيل Windows NT أو أنظمة التشغيل التي تستخدم نموذج إدارة الذاكرة الخاص بنظام التشغيل Windows NT.

خلف المعالج 21064A المعالج الأصلي 21064 كمعالج ألفا عالي الأداء. وشهد لاحقًا استخدامًا واسعًا في الأنظمة المتطورة. ومن بين مستخدميه:

  • رقمي في بعض طرازات أنظمة DEC 3000 AXP و DEC 4000 AXP و DEC 7000/10000 AXP
  • شركة Aspen Systems في محطة عمل Alpine الخاصة بها
  • شركة BTG، التي استخدمت  نموذجًا بتردد 275 ميجاهرتز في جهاز الكمبيوتر الشخصي Action AXP275 RISC
  • شركة كاريرا للكمبيوترات في محطة العمل كوبرا AXP 275
  • استخدمت شركة NekoTech  نموذجًا بتردد 275 ميجاهرتز تم رفع تردده بنسبة 5% إلى 289  ميجاهرتز في محطة العمل Mach 2-289-T الخاصة بها
  • شركة Network Appliance (الآن NetApp)، التي استخدمت  طرازًا بتردد 275 ميجاهرتز في أنظمة التخزين الخاصة بها

شهد المعالج 21064A العديد من التحسينات على مستوى البنية الدقيقة مقارنةً بالمعالج 21064. فقد تم تحسين الذاكرة المخبئية الرئيسية بطريقتين: مضاعفة سعة كل من ذاكرة التعليمات (I-cache) وذاكرة البيانات (D-cache) من 8  كيلوبايت إلى 16  كيلوبايت، وإضافة حماية التكافؤ إلى مصفوفات علامات وبيانات الذاكرة المخبئية. كما انخفضت زمن استجابة عمليات القسمة في الأعداد العشرية بفضل مُقسِّم مُحسَّن يُنهي عمليتي بت في كل دورة في المتوسط. وتحسنت عملية التنبؤ بالتفرع بفضل مُتتبِّع جدول التفرع (BHT) الأكبر حجمًا، والذي يتكون من 4096 مدخلًا في كل بت.

تحتوي شريحة 21064A على 2.8 مليون ترانزستور، وتبلغ أبعادها 14.5 × 10.5  مم، بمساحة إجمالية قدرها 152.25  مم² . وقد تم تصنيعها بواسطة شركة ديجيتال باستخدام تقنية CMOS-5 من الجيل الخامس، وهي  تقنية 0.5 ميكرومتر ذات أربعة مستويات من التوصيلات البينية المصنوعة من الألومنيوم . [ 20 ]

ألفا 21066

يُعدّ معالج ألفا 21066 ، الذي طُرح سابقًا باسم DECchip 21066 ، والمُسمى رمزيًا LCA4 ( ألفا منخفضة التكلفة )، نسخةً منخفضة التكلفة من معالج ألفا 21064. بدأ طرح العينات في 10 سبتمبر 1993، مع شحن كميات كبيرة في أوائل عام 1994. عند طرحه،  كان سعر معالج ألفا 21066 بتردد 166 ميجاهرتز 385 دولارًا أمريكيًا عند شراء 5000 وحدة. كما توفر  نموذج بتردد 100 ميجاهرتز، مُصمم للأنظمة المُدمجة . بدأ طرح العينات في أواخر عام 1994، مع شحن كميات كبيرة في الربع الثالث من عام 1995. وقد صنّف تقرير المعالجات الدقيقة معالج ألفا 21066 كأول معالج دقيق مزود بوحدة تحكم PCI مُدمجة.

صُمم معالج ألفا 21066 للاستخدام في التطبيقات منخفضة التكلفة، وتحديدًا أجهزة الكمبيوتر الشخصية التي تعمل بنظام ويندوز إن تي . استخدمت شركة ديجيتال نماذج مختلفة من ألفا 21066 في أجهزة عملاء مولتيا ، ولوحات أم AXPpci 33 الأصلية (OEM) ، وأجهزة الكمبيوتر أحادية اللوحة AXPvme . ومن بين المستخدمين الآخرين، شركة أسبن سيستمز في محطة عمل ألباين، وشركة كاريرا كمبيوترز في محطة عمل بانتيرا 1، وشركة نيكوتك التي استخدمت نموذجًا بتردد 166  ميجاهرتز في جهاز الكمبيوتر الشخصي ماخ 1-166، وشركة بارسيس في أجهزة الكمبيوتر العملاقة من سلسلة ترانس ألفا TA9000.

بفضل تصغير حجم المعالج، تمكن من تضمين ميزات مرغوبة في الأنظمة المدمجة الحساسة للتكلفة . تشمل هذه الميزات ذاكرة تخزين مؤقتة مدمجة (B-cache) ووحدة تحكم بالذاكرة مع دعم تصحيح الأخطاء (ECC) ، ومسرع رسومات محدود الوظائف يدعم ما يصل إلى 8 ميجابايت من ذاكرة الوصول العشوائي للفيديو (VRAM) لتنفيذ إطار عرض ، ووحدة تحكم PCI، ومولد ساعة بحلقة قفل الطور (PLL) لضرب  إشارة ساعة خارجية بتردد 33 ميجاهرتز إلى تردد الساعة الداخلية المطلوب.

يدعم متحكم الذاكرة ذاكرة تخزين مؤقتة فرعية (B-cache) تتراوح سعتها بين 64 كيلوبايت و2 ميجابايت، وذاكرة رئيسية تتراوح سعتها بين 2 و512 ميجابايت. وكانت تقنية تصحيح الأخطاء (ECC) قادرة على اكتشاف الأخطاء أحادية وثنائية ورباعية البتات، وتصحيح الأخطاء أحادية البت. ولتقليل التكلفة، زُوّد معالج Alpha 21066 بناقل نظام 64 بت، مما قلل عدد الأطراف وبالتالي حجم العبوة. كما أدى انخفاض عرض ناقل النظام إلى تقليل عرض النطاق الترددي، وبالتالي الأداء، بنسبة 20%، وهو ما اعتُبر مقبولاً.

احتوت شريحة 21066 على 1.75 مليون ترانزستور، وبلغت أبعادها 17.0 × 12.3  مم، بمساحة إجمالية قدرها 209.1 مم²  . صُنعت الشريحة بتقنية CMOS-4S، وهي عملية تصنيع بدقة 0.675 ميكرومتر بثلاث طبقات توصيل. وتم تغليف شريحة 21066 في وحدة CPGA ذات 287 طرفًا، بأبعاد 57.404 × 57.404 مم.  

ألفا 21066أ

DEC Alpha 21066A

يُعدّ جهاز Alpha 21066A ، الذي يحمل الاسم الرمزي LCA45 ، نسخةً منخفضة التكلفة من جهاز Alpha 21064A. أُعلن عنه في 14 نوفمبر 1994، مع  طرح نماذج بتردد 100 و233 ميجاهرتز في اليوم نفسه. وبدأ شحن كلا النموذجين في مارس 1995. عند الإعلان عنه، كان سعر النموذجين بتردد 100 و233 ميجاهرتز 175 و360 دولارًا أمريكيًا على التوالي، بكميات تصل إلى 5000 وحدة. وتم توفير نموذج بتردد  266 ميجاهرتز لاحقًا. 

حصلت شركة ميتسوبيشي إلكتريك على معالج 21066A لاحقًا تحت اسم M36066A . وكان أول معالج دقيق من سلسلة ألفا تُصنّعه الشركة. أُعلن عن معالجات بتردد 100 و233 ميجاهرتز في نوفمبر 1994. عند الإعلان، حُدّد موعد توفير عينات هندسية في ديسمبر 1994، وعينات تجارية في يوليو 1995، وكميات كبيرة في سبتمبر 1995. بلغ سعر معالج 233 ميجاهرتز 490 دولارًا أمريكيًا عند طلب 1000 وحدة. [ 21 ]  

على الرغم من أن معالج 21066A كان مبنياً على معالج 21064A، إلا أنه لم يكن مزوداً بذاكرة تخزين مؤقتة للتعليمات والبيانات بسعة 16 كيلوبايت. ومن الميزات الخاصة بمعالج 21066A إدارة الطاقة، حيث كان بالإمكان تعديل تردد الساعة الداخلية للمعالج بواسطة البرمجيات.

استخدمت شركة Digital نماذج مختلفة من 21066A في منتجاتها التي كانت تستخدم سابقًا 21066. وخارج نطاق Digital، استخدمت شركة Tadpole Technology  نموذجًا بتردد 233 ميجاهرتز في جهاز الكمبيوتر المحمول ALPHAbook 1 الخاص بها .

احتوت شريحة 21066A على 1.8 مليون ترانزستور على رقاقة بأبعاد 14.8 × 10.9  مم، بمساحة إجمالية قدرها 161.32  مم² . صُنعت هذه الشريحة بتقنية CMOS-5 من الجيل الخامس لشركة Digital، وهي  تقنية 0.5 ميكرومتر بثلاث طبقات توصيل. أما شريحة M36066A، فقد صُنعت بتقنية 0.5 ميكرومتر الخاصة بها  بثلاث طبقات معدنية.

ألفا 21068

تُعدّ شريحة ألفا 21068 ، التي طُرحت سابقًا باسم DECchip 21068 ، نسخةً من شريحة 21066 مُصممة خصيصًا للأنظمة المُدمجة. كانت الشريحة مُطابقةً لشريحة 21066، ولكن بتردد ساعة أقل لتقليل استهلاك الطاقة والتكلفة. طُرحت عينات منها في 10 سبتمبر 1993، وبدأت الشحنات بكميات كبيرة في أوائل عام 1994. كانت تعمل بتردد 66  ميجاهرتز، ويبلغ  الحد الأقصى لاستهلاكها للطاقة 9 واط. عند طرحها، كان سعر شريحة 21068 هو 221 دولارًا أمريكيًا للوحدة عند طلب 5000 وحدة. في 6 يونيو 1994، أعلنت شركة ديجيتال عن خفض سعرها بنسبة 16% إلى 186 دولارًا أمريكيًا، اعتبارًا من 3 يوليو 1994.

تم استخدام معالج Alpha 21068 بواسطة شركة Digital في اللوحة الأم AXPpci 33 وأجهزة الكمبيوتر أحادية اللوحة AXPvme 64 و 64LC .

ألفا 21068أ

يُعدّ معالج Alpha 21068A ، الذي تم تقديمه باسم DECchip 21068A ، نسخةً معدلة من معالج Alpha 21066A للأنظمة المدمجة. وكان يعمل بتردد ساعة يبلغ 100  ميجاهرتز.

الشرائح

في البداية، لم تكن هناك شريحة قياسية للمعالجين 21064 و21064A. استخدمت حواسيب شركة ديجيتال دوائر متكاملة مخصصة للتطبيقات (ASICs) لربط المعالج الدقيق بالنظام. ولأن هذا الأمر رفع تكلفة التطوير للأطراف الثالثة الراغبة في تطوير منتجات تعتمد على معالج ألفا، طورت ديجيتال شريحة قياسية، هي DECchip 21070 ( Apecs )، لمصنعي المعدات الأصلية (OEMs).

كان هناك نموذجان من معالج 21070، هما DECchip 21071 و DECchip 21072. صُمم النموذج 21071 لمحطات العمل، بينما صُمم النموذج 21072 لمحطات العمل المتطورة أو خوادم المعالج الأحادي منخفضة الأداء. اختلف النموذجان في خصائص نظام الذاكرة الفرعي: يتميز النموذج 21071 بناقل ذاكرة 64 بت ويدعم ذاكرة محمية بالتكافؤ تتراوح  سعتها بين 8 ميجابايت و2  جيجابايت، بينما يتميز النموذج 21072 بناقل ذاكرة 128 بت ويدعم ذاكرة محمية بتقنية تصحيح الأخطاء (ECC) تتراوح سعتها بين 16 ميجابايت و4 جيجابايت .  

تتألف مجموعة الشرائح من ثلاثة تصميمات للشرائح: وحدة تحكم الذاكرة وذاكرة التخزين المؤقت COMANCHE B ، وشريحة بيانات DECADE، ووحدة تحكم PCI EPIC. نفّذت شرائح DECADE مسارات البيانات في شرائح 32 بت، ولذلك يحتوي المعالج 21071 على شريحتين من هذا النوع، بينما يحتوي المعالج 21072 على أربع شرائح. تحتوي شريحة EPIC على مسار 32 بت إلى شرائح DECADE.

تم طرح المنتج 21070 في 10 يناير 1994، [ 22 ] مع توفر عينات. وبدأت الشحنات بكميات كبيرة في منتصف عام 1994. وبكميات 5000 وحدة، تم تسعير المنتج 21071 بسعر 90 دولارًا أمريكيًا والمنتج 21072 بسعر 120 دولارًا أمريكيًا.

شمل مستخدمو 21070 شركة Carrera Computers لمحطات العمل Pantera الخاصة بها وشركة Digital في بعض طرازات AlphaStations وخوادم AlphaServers أحادية المعالج .

ملحوظات

  1. ↑ تشارلز ب. ثاكر؛ ديفيد ج. كونروي؛ لورانس س. ستيوارت (1992). "وحدة العرض التوضيحي ألفا: معالج متعدد عالي الأداء لتطوير البرمجيات والرقائق" (ملف PDF) . المجلة التقنية الرقمية . 4 (4).
  2. ↑ ويلسون، جاين (16 نوفمبر 1992). "شركة دي إي سي تُطلق أنظمة ألفا 64 بت التي طال انتظارها" . إنفوورلد . المجلد 14، العدد 46. ص 33. تاريخ الاسترجاع: 30 يونيو 2025 .   
  3. ↑ ريان 1994
  4. ↑ شركة ديجيتال إكويبمنت، 1996، ص 2-3 – 2-4
  5. ↑ شركة ديجيتال إكويبمنت، 1996، ص 2-5
  6. 1 2 3 ماكليلان 1993 ، ص 42
  7. ↑ دوبربول 1992، ص 37
  8. 1 2 دوبربول 1992، ص 36
  9. ↑ شركة ديجيتال إكويبمنت، 1996، ص 2-6
  10. ^ دوبربول 1992 ، ص 35 – 36
  11. 1 2 3 ماكليلان 1993 ، ص 43
  12. 1 2 3 دوبربول 1992، ص 38
  13. ↑ غويناب 1994
  14. ↑ ماكليلان 1993 ، ص 44
  15. 1 2 3 4 دوبربول 1992، ص. 35
  16. ^ بهاندركار 1995، ص 2 – 4
  17. ↑ شركة ديجيتال إكويبمنت، 1996، ص 8-3
  18. ↑ شركة ديجيتال إكويبمنت، 1996، ص 8-2
  19. ↑ بهانداركار 1995، ص 2
  20. ↑ بهانداركار 1995 ، ص 3
  21. ↑ كراوس 1994
  22. ↑ شركة المعدات الرقمية 1994

مراجع

  • دليل مرجعي لأجهزة المعالجات الدقيقة Alpha 21064 و 21064A ، يونيو 1996. رقم الطلب: EC-Q92UC-TE. شركة المعدات الرقمية.
  • أبيكي، ستيف؛ جرهان، ريك (مارس 1995). "أسرع محطات عمل NT" . بايت .
  • بهانداركار، ديليب. "التطبيقات الأولية" مؤرشفة في 24 مايو 2011 في Wayback Machine ، نشرة اللجنة الفنية لهندسة الحاسوب التابعة لجمعية مهندسي الكهرباء والإلكترونيات ، ديسمبر 1995.
  • مجلة Computergram International (25 فبراير 1992). شركة DEC تكشف المزيد عن معالج Alpha، وتتحدى معمارية RISC الدقيقة من شركة Hewlett-Packard في Wayback Machine (أرشيف 24 مايو 2011) Computer Business Review .
  • مجلة كمبيوترجرام الدولية (26 فبراير 1992). شركة دي إي سي تصف معالج ألفا ريسك الخاص بها، وكوبوتا تكشف عن خططها في أرشيف الإنترنت (أرشيف 24 مايو 2011) مجلة كمبيوتر بيزنس ريفيو .
  • مجلة كمبيوترجرام الدولية (7 يونيو 1994). شركة دي إي سي تخفض أسعار رقائق ألفا إيه إكس بي بنسبة تصل إلى 31% في أرشيف الإنترنت (تمت أرشفته في 24 مايو 2011) مجلة كمبيوتر بيزنس ريفيو .
  • مجلة كمبيوترجرام الدولية (13 سبتمبر 1993). "شركة دي إي سي تضيف حروف ألفا لأجهزة الكمبيوتر الشخصية والتحكم" . مجلة كمبيوتر بيزنس ريفيو .
  • مجلة كمبيوترجرام الدولية (11 يناير 1994). "جوائز الرقائق السنوية لتقرير المعالجات الدقيقة تُعلن أن معالج موتورولا 88110 هو الأقل عرضةً لـ..." . مجلة كمبيوتر بيزنس ريفيو .
  • مجلة كمبيوترجرام الدولية (11 نوفمبر 1994). "شركة ميتسوبيشي إلكتريك جاهزة أخيرًا لطرح أول نموذج تجريبي لها" . مجلة كمبيوتر بيزنس ريفيو .
  • مجلة كمبيوترجرام الدولية (25 نوفمبر 1994). "أول جهاز ألفا من ميتسوبيشي يوفر نفس وظائف جهاز 21066A من شركة دي إي سي". مجلة كمبيوتر بيزنس ريفيو .
  • شركة ديجيتال إكويبمنت (10 يناير 1994). "ديجيتال تُطلق شرائح منطقية للنظام تعتمد على PCI لمعالجات ألفا AXP 21064 الدقيقة، وتُعلن عن أول شريحة جسر PCI إلى PCI في الصناعة". بيان صحفي.
  • دوبربول، دانيال دبليو، ويتك، ريتشارد تي وآخرون. "معالج دقيق CMOS ثنائي الإصدار 200 ميجاهرتز 64 بت"، المجلة التقنية الرقمية ، المجلد 4، العدد 4، العدد الخاص 1992، الصفحات  35-50.
  • غويناب، لينلي (12 سبتمبر 1994). "ديجيتال تتصدر المجموعة مع 21164"، تقرير المعالج الدقيق ، المجلد 8، العدد 12.
  • كراوس، راينهارت (13 سبتمبر 1993). "شركة دي إي سي تكشف النقاب عن محركي أقراص ألفا بتقنية PCI المدمجة". أخبار إلكترونية .
  • كراوس، راينهارت (18 أكتوبر 1993). "شركة دي إي سي تُجهز أجهزة ألفا بتردد 225/275 ميجاهرتز". الأخبار الإلكترونية .
  • كراوس، راينهارت (21 نوفمبر 1994). "شركاء ألفا يُطلقون 233 ميجاهرتز 21066A". الأخبار الإلكترونية .
  • ماكيني، دينا ل. وآخرون. "شريحة ديجيتال دي إي سي 21066: أول شريحة ألفا إيه إكس بي تركز على التكلفة". المجلة التقنية الرقمية ، المجلد 6، العدد 1، شتاء 1994، الصفحات  66-77.
  • ماكليلان، إدوارد (يونيو 1993). "معمارية ألفا AXP ومعالج 21064". مجلة IEEE Micro . الصفحات  36-47.
  • ريان، بوب؛ تومسون، توم (يناير 1994). "RISC يكبر" . بايت .

للمزيد من القراءة

  • "شركة دي إي سي تدخل مجال المعالجات الدقيقة بمعالج ألفا". (4 مارس 1992). تقرير المعالجات الدقيقة ، المجلد 6، العدد 3.
  • "العرض الأول لهندسة ألفا من شركة دي إي سي". (4 مارس 1992). تقرير المعالجات الدقيقة ، المجلد 6، العدد 3.
  • "خطط رقمية لعائلة معالجات برود ألفا" (18 نوفمبر 1992). تقرير المعالجات الدقيقة ، المجلد 6، العدد 3.
  • "شركة ديجيتال تكشف عن شرائح PCI لجهاز ألفا". (12 يوليو 1993). تقرير المعالجات الدقيقة ، المجلد 7، العدد 9.
  • "ألفا تُحقق نجاحًا في فئة المعالجات منخفضة التكلفة مع معالج Digital 21066". (13 سبتمبر 1993). تقرير المعالجات الدقيقة ، المجلد 7، العدد 12.
  • بهانداركار، ديليب ب. (1995). بنية ألفا وتطبيقاتها . دار النشر الرقمية.
  • فوكس، توماس ف. (1994). "تصميم المعالجات الدقيقة عالية الأداء في شركة ديجيتال". وقائع المؤتمر السنوي الحادي والثلاثين لأتمتة التصميم التابع لجمعية آلات الحوسبة ومعهد مهندسي الكهرباء والإلكترونيات . الصفحات  586-591.
  • غرونوفسكي، بول إي. وآخرون (مايو 1998). "تصميم المعالجات الدقيقة عالية الأداء". مجلة IEEE للدوائر المتكاملة 33 (5): ص  676-686.