ذاكرة الوصول العشوائي الديناميكية DDR5

الموسوعة الحرة

ذاكرة الوصول العشوائي الديناميكية المتزامنة ذات معدل نقل البيانات المزدوج 5 ( DDR5 SDRAM ) هي نوع من ذاكرة الوصول العشوائي الديناميكية المتزامنة . بالمقارنة مع سابقتها DDR4 SDRAM ، صُممت DDR5 لتقليل استهلاك الطاقة مع مضاعفة عرض النطاق الترددي . [ 5 ] تم إصدار المعيار، الذي كان من المقرر إطلاقه في عام 2018، [ 6 ] في 14 يوليو 2020. [ 2 ]

تتيح ميزة جديدة تُسمى معادلة التغذية الراجعة للقرار (DFE) إمكانية توسيع سرعة الإدخال/الإخراج (I/O) لزيادة عرض النطاق الترددي وتحسين الأداء. يتمتع DDR5 بنفس القدر تقريبًا زمن استجابة يبلغ 14 نانوثانية، مماثل لزمن استجابة DDR4 وDDR3. [ 7 ] يُضاعف DDR5 سعة وحدة الذاكرة المزدوجة المضمنة (DIMM) القصوى ثماني مرات، من 64  جيجابايت إلى 512  جيجابايت. [ 3 ] [ 8 ] كما يتميز DDR5 بترددات أعلى من DDR4، حيث تصل سرعته حاليًا إلى 9.6 جيجابت/ثانية ، بينما تُترجم سرعة 8.2 جيجابت/ثانية إلى عرض نطاق ترددي يبلغ حوالي 64 جيجابايت/ثانية. وقد تم تحقيق سرعات تتجاوز 13 جيجابت/ثانية باستخدام التبريد بالنيتروجين السائل . [ 9 ]

أعلنت شركة رامبوس عن وحدة ذاكرة DDR5 DIMM عاملة في سبتمبر 2017. [ 10 ] [ 11 ] وفي 15 نوفمبر 2018، أعلنت شركة إس كيه هاينكس عن إتمام تصنيع أول شريحة ذاكرة DDR5 RAM، تعمل بسرعة 5.2  جيجابت/ثانية عند جهد 1.1  فولت. [ 12 ] وفي فبراير 2019، أعلنت إس كيه هاينكس عن  شريحة بسرعة 6.4 جيجابت/ثانية، وهي أعلى سرعة محددة في معيار DDR5 الأولي. [ 13 ] وأطلقت إس كيه هاينكس رسميًا أول شريحة ذاكرة DDR5 DRAM للإنتاج في 6 أكتوبر 2020. [ 14 ] [ 15 ]

تم إصدار معيار JEDEC المنفصل Low Power Double Data Rate 5 (LPDDR5)، المخصص لأجهزة الكمبيوتر المحمولة والهواتف الذكية، في فبراير 2019. [ 16 ]

بالمقارنة مع ذاكرة DDR4، فإن ذاكرة DDR5 تقلل جهد الذاكرة بشكل أكبر إلى1.1 فولت  ، وهو انخفاض عن 1.2 فولت المطلوبة لذاكرة DDR4. تتضمن وحدات DDR5 منظمات جهد مدمجة للوصول إلى سرعات أعلى. [ 11 ] [ 17 ]

في عام 2024، تم طرح أول وحدات CUDIMM (وحدة ذاكرة DIMM غير مخزنة مؤقتًا ومُوَزَّعة) وCSODIMM (وحدة ذاكرة SODIMM مُوَزَّعة) بالتزامن مع معالجات Intel Arrow Lake. تتضمن هذه الوحدات مكونًا لإعادة توجيه إشارة الساعة للمساعدة في الوصول إلى سرعات أعلى. [ 18 ] لا تدعم AMD وحدات CUDIMM، مع أن معالجات Zen 5 ستقبل وحدات CUDIMM في وضع التجاوز.

في عام 2026، أطلقت شركتا ASRock و Intel وحدات ذاكرة DDR5 HUDIMM (وحدات DIMM نصف غير مخزنة مؤقتًا)، والتي تحتوي على قناة فرعية واحدة 32 بت لكل وحدة DIMM، وهي مصممة لأسواق الحواسيب ذات الميزانية المحدودة والأداء المنخفض. [ 19 ] ويتطلب ذلك دعم UEFI/BIOS لتقنية HUDIMM.

سمات

تصحيح الأخطاء على الشريحة

على عكس ذاكرة DDR4، تحتوي جميع رقائق DDR5 على رمز تصحيح الأخطاء المدمج ، والذي يكتشف أخطاء التخزين ويصححها قبل إرسال البيانات إلى وحدة المعالجة المركزية، لتحسين الموثوقية والسماح باستخدام رقائق ذاكرة الوصول العشوائي ذات الكثافة الأعلى ومعدل عيوب أعلى لكل رقاقة. [ 20 ]

تتم عملية تصحيح الأخطاء المدمجة في الشريحة على مستوى أدنى من ذاكرة تصحيح الأخطاء الحقيقية . فهي لا تحتوي على شرائح أو خطوط بيانات إضافية متصلة بوحدة المعالجة المركزية، ولا تُبلغ عن أي تفاصيل حول اكتشاف الأخطاء، على عكس تصحيح الأخطاء المُتحكم به خارجيًا. وقد طُوّرت خوارزميات متطورة لاستنتاج وجود أخطاء مُصححة بناءً على الأخطاء غير المُصححة. [ 21 ]

القنوات الفرعية

تحتوي كل وحدة ذاكرة DDR5 DIMM على قناتين فرعيتين مستقلتين. في الأجيال السابقة من وحدات DIMM، كانت هناك قناة واحدة فقط وناقل CA (الأمر/العنوان) واحد يتحكم في وحدة الذاكرة بأكملها عبر 64 خط بيانات (للذاكرة غير المصححة للأخطاء) أو 72 خط بيانات (للذاكرة المصححة للأخطاء). أما في وحدة DDR5 DIMM، فلكل قناة فرعية ناقل CA خاص بها، يتحكم في 32 بت للذاكرة غير المصححة للأخطاء، و36 أو 40 خط بيانات للذاكرة المصححة للأخطاء، مما ينتج عنه إجمالي 64 أو 72 أو 80 خط بيانات. ويتم تعويض انخفاض عرض الناقل بمضاعفة الحد الأدنى لطول النقل المتتابع إلى 16 بايت، مما يحافظ على الحد الأدنى لحجم الوصول البالغ 64 بايت، وهو ما يتوافق مع حجم خط ذاكرة التخزين المؤقت المستخدم في معالجات x86 الحديثة . [ 22 ]

منعش

قلّصت ذاكرة DDR5 أيضًا فترة التحديث من 64 مللي ثانية إلى 32 مللي ثانية عند التشغيل حتى 85 درجة مئوية. عند درجات حرارة تتراوح بين 85 و95 درجة مئوية، تصبح فترات التحديث 16 مللي ثانية. تم الاستغناء عن آلية tRFC4 من ذاكرة DDR4، واستُبدلت بآلية tRFCsb.

كما يوفر أمرين للتحديث: REFab و REFsb.

وحدات الذاكرة

مقارنة فيزيائية بين ذاكرة الوصول العشوائي الديناميكية المتزامنة DDR و DDR2 و DDR3 و DDR4

يمكن تركيب عدة رقاقات ذاكرة DDR5 على لوحة دوائر لتشكيل وحدات ذاكرة. للاستخدام في أجهزة الكمبيوتر الشخصية والخوادم، تُزوَّد ذاكرة DDR5 عادةً في وحدات ذاكرة ثنائية الخط ذات 288 طرفًا، والمعروفة باسم DIMM . وكما هو الحال مع أجيال الذاكرة السابقة، تتوفر أنواع متعددة من وحدات DIMM لذاكرة DDR5.

تُعرّض وحدات الذاكرة غير المُخزّنة مؤقتًا (UDIMMs) واجهة شريحة الذاكرة مباشرةً لموصل الوحدة. أما وحدات الذاكرة المُسجّلة أو ذات الحمل المُخفّض (RDIMMs/LRDIMMs) فتستخدم دوائر نشطة إضافية على وحدة الذاكرة لتخزين الإشارات مؤقتًا بين وحدة تحكم الذاكرة وشرائح DRAM، مما يُقلّل الحمل السعوي على ناقل DDR5.

تستخدم وحدات DDR5 UDIMM مدخلات طاقة 5 فولت ، بينما تستخدم وحدات RDIMM وLRDIMM مدخلات طاقة 12 فولت. [ 23 ] ولتجنب التلف الناتج عن إدخال نوع ذاكرة خاطئ عن طريق الخطأ، فإن وحدات DDR5 UDIMM و(L)RDIMM غير متوافقة ميكانيكيًا. بالإضافة إلى ذلك، تُزوَّد وحدات DDR5 DIMM بطاقة واجهة إدارة طاقة بجهد 3.3 فولت، [ 24 ] [ 25 ] وتستخدم دوائر مدمجة ( دائرة متكاملة لإدارة الطاقة [ 26 ] ومكونات سلبية مرتبطة بها ) لتحويل الجهد إلى الجهد المنخفض المطلوب لرقائق الذاكرة. يوفر تنظيم الجهد النهائي بالقرب من نقطة الاستخدام طاقة أكثر استقرارًا، وهو ما يتماشى مع تطوير وحدات تنظيم الجهد لوحدات تزويد الطاقة لوحدة المعالجة المركزية.   

عملية

تتراوح سرعات ذاكرة DDR5 القياسية بين 4000 و6400 مليون عملية نقل في الثانية (من PC5-32000 إلى PC5-51200). [ 3 ] ويمكن إضافة سرعات أعلى لاحقًا، كما حدث مع الأجيال السابقة. تسمح ملفات تعريف XMP حاليًا بسرعة 8000 مليون عملية نقل في الثانية بجهد 1.400 فولت/1.450 فولت، وهو أعلى بكثير من 1.1 فولت في معيار JEDEC.

بالمقارنة مع ذاكرة DDR4 SDRAM، تضاعف الحد الأدنى لطول النقل المتتابع إلى 16، مع إمكانية "تقطيع النقل المتتابع" بعد ثماني عمليات نقل. كما تم توسيع نطاق العنونة قليلاً على النحو التالي:

  • يظل عدد بتات معرف الشريحة عند ثلاثة بتات، مما يسمح بما يصل إلى ثماني شرائح مكدسة (3 → 3).
  • تمت إضافة بت مجموعة بنكية ثالثة (BG2)، مما يسمح بما يصل إلى ثماني مجموعات بنكية (2 → 3).
  • يبقى الحد الأقصى لعدد البنوك في كل مجموعة مصرفية عند أربعة (2 → 2).
  • يظل عدد بتات عنوان الصف عند 17، بحد أقصى 128 ألف صف (17 → 17).
  • تمت إضافة بت عنوان عمود إضافي (C10)، مما يسمح بما يصل إلى 8192 عمودًا (  صفحات 1 كيلوبايت) في ×4 رقائق (11 → 12).
  • تُحذف بتات عناوين الأعمدة الثلاثة الأقل أهمية (C0، C1، C2) . يجب أن تبدأ جميع عمليات القراءة والكتابة من عنوان عمود يكون من مضاعفات العدد 8 (3 ← 0). هذا ضروري بسبب نظام تصحيح الأخطاء الداخلي (ECC).
  • يتم حجز بت واحد لتوسيع العنونة إما كبت معرف الشريحة الرابع (CID3) أو بت عنوان الصف الإضافي (R17) (0 → 1).

ترميز الأوامر

ترميز أوامر DDR5 [ 27 ] [ 4 ]
يأمرعلوم الحاسوببتات الأوامر/العناوين (CA)
012345678910111213
تفعيل (فتح صف)لللالصفوف R0–3بنكمجموعة مصرفيةرقاقة CID0–2
حالصفوف من R4 إلى R16R17/ CID3
محجوزللحمحجوز
حمحجوز
محجوز للاستخدام المستقبليلحلللV
حV
اكتب النمطلحللحلحبنكمجموعة مصرفيةرقاقة CID0–2
حVالعمود C3–10Vوكالة أسوشيتد برسحVCID3
محجوز للاستخدام المستقبليلحللححV
حV
كتابة سجل الوضعلحلحللالعنوان MRA0–7V
حالبيانات OP0-7Vسي دبليوV
قراءة سجل الوضعلحلحلحالعنوان MRA0–7V
حVسي دبليوV
يكتبلحلححلبي إلبنكمجموعة مصرفيةرقاقة CID0–2
حVالعمود C3–10Vوكالة أسوشيتد برسنقطة إعادة توجيه WRPVCID3
يقرألحلحححبي إلبنكمجموعة مصرفيةرقاقة CID0–2
حVالعمود C3–10Vوكالة أسوشيتد برسVCID3
Vref CAلححلللرمز العملية OP0-6لV
Vref CSلححلللرمز العملية OP0-6حV
تحديث الكللححللحCID3Vحلرقاقة CID0–2
إدارة التجديد بالكامللححللحCID3Vلرقاقة CID0–2
تحديث نفس البنكلححللحCID3بنكVحرقاقة CID0–2
إدارة التجديد نفس البنكلححللحCID3بنكVلحرقاقة CID0–2
قم بشحن جميع الأجهزة مسبقاًلححلحلCID3Vلرقاقة CID0–2
بنك الشحن المسبقلححلحلCID3بنكVحرقاقة CID0–2
الشحن المسبقلححلححCID3بنكمجموعة مصرفيةرقاقة CID0–2
محجوز للاستخدام المستقبليلحححللV
تحديث تلقائي للمدخللحححلحVلV
الدخول عبر إيقاف التشغيللحححلحVحأودي تيV
أمر متعدد الأغراضلححححلرمز العملية OP0–7V
لا يوجد تشغيل؛ مخرج إيقاف التشغيللحححححV
إلغاء التحديد (لا توجد عملية)حX
  • مستوى الإشارة
    • H، مرتفع
    • L، منخفض
    • V، صالح، إما منخفض أو مرتفع
    • X، غير ذي صلة
  • مستوى المنطق
    •  نشيط
    •  غير نشط
    •  غير مستخدم
  • بتات التحكم
    • AP ، الشحن المسبق التلقائي
    • كلمة التحكم (CW)
    • BL ، طول الانفجار ≠ 16
    • WRP ، كتابة جزئية
    • ODT ، يظل ODT مفعلاً

أُعيد ترتيب ترميز الأوامر بشكلٍ كبير، حيث تم الاستغناء عن إشارات RAS و CAS التقليدية لصالح نظام يُشبه LPDDR4 : تُرسل الأوامر باستخدام دورة واحدة أو دورتين عبر ناقل بيانات 14 بت. تستغرق بعض الأوامر البسيطة (مثل الشحن المسبق) دورة واحدة، بينما تستخدم الأوامر التي تتضمن عنوانًا (مثل التنشيط، والقراءة، والكتابة) دورتين لتضمين 28 بت من المعلومات.

وكما هو الحال في ذاكرة LPDDR، يوجد الآن 256 سجل وضع 8 بت، بدلاً من ثمانية سجلات وضع 13 بت. كذلك، بدلاً من حجز سجل واحد (MR7) لاستخدامه بواسطة شريحة مشغل الساعة المسجلة، يتم تعريف مجموعة ثانية كاملة من سجلات الوضع (يتم اختيارها باستخدام بت CW).

يُشبه أمر "نمط الكتابة" الجديد أمر الكتابة العادي، ولكن بدلاً من سحب البيانات من ناقل البيانات، يتم ملء النطاق بنسخ من سجل وضع أحادي البايت (الذي يكون افتراضيًا أصفارًا) بدلاً من البيانات الفردية. ورغم أن هذه العملية تستغرق نفس وقت الكتابة العادية، إلا أنها تُحرر ناقل البيانات لإجراء عمليات على بنوك بيانات أخرى.

يقوم الأمر الجديد "شحن نفس البنك مسبقًا" بشحن رقم بنك معين مسبقًا في جميع مجموعات البنوك.

يتضمن "الأمر متعدد الأغراض" أوامر فرعية متنوعة لتدريب ومعايرة ناقل البيانات.

يطلب بت التحكم "طول الاندفاع" عادةً وضع "قطع الاندفاع"، الذي ينقل 8 كلمات فقط (على الرغم من أن البنك يظل مشغولاً لمدة 16 كلمة)، ولكن يمكن بدلاً من ذلك تكوينه عبر سجل الوضع لطلب اندفاع بحجم مضاعف يبلغ 32 كلمة.

يدعم

إنتل

تدعم معالجات الجيل الثاني عشر من Alder Lake ، والجيل الثالث عشر من Raptor Lake ، بالإضافة إلى الجيل الرابع عشر من Raptor Lake Refresh، كلاً من ذاكرة DDR5 وذاكرة DDR4، ولكن عادةً ما تحتوي اللوحة الأم على منافذ DIMM مخصصة لأحدهما فقط. تدعم بعض اللوحات الأم المزودة بشريحة Intel H610 كلاً من ذاكرة DDR4 وذاكرة DDR5، ولكن ليس في الوقت نفسه. [ 28 ]

تدعم معالجات الخوادم Sapphire Rapids ، ومعالجات الأجهزة المحمولة Core Ultra Series 1 Meteor Lake ، وأحدث معالجات سطح المكتب Core Ultra Series 2 Arrow Lake حصريًا DDR5، كما يدعم Arrow Lake أيضًا معيار ذاكرة CUDIMM DDR5 الذي يسمح بسرعة افتراضية أعلى تبلغ 6400 ميجا نقلة/ثانية.

AMD

تدعم معالجات Ryzen 6000 المحمولة، التي تعمل ببنية Zen 3+ ، ذاكرة DDR5 و LPDDR5 . كما تدعم معالجات Ryzen 7000 و Ryzen 9000 المكتبية ذاكرة DDR5 بشكل قياسي. [ 29 ]

تدعم معالجات الخوادم من الجيل الرابع من طراز Epyc، طرازي Genoa و Bergamo، ذاكرة DDR5 ذات 12 قناة على مقبس SP5 . [ 30 ] [ 31 ]

ملحوظات

  1. ↑ 64 GB/s يفترض 8 GT/s، كل منها بعرض ناقل 64 بت، ثم يتم تقسيمها على 8 للتحويل من بت إلى بايت.

مراجع

  1. ↑ هنا، تشير K أو M أو G أو T إلى البادئات الثنائية القائمة على قوى العدد 1024.
  2. 1 2 سميث، رايان (14 يوليو 2020). "إصدار مواصفات ذاكرة DDR5: تمهيد الطريق لـ DDR5-6400 وما بعدها" . AnandTech . مؤرشف من الأصل في 14 يوليو 2020. تم الاطلاع عليه في 15 يوليو 2020 .
  3. 1 2 3 "معيار ذاكرة DDR5: مقدمة للجيل القادم من تقنية وحدات DRAM" . كينغستون تكنولوجي . يناير 2024. تم الاطلاع عليه في 19 فبراير 2023 .
  4. 1 2 نواة منتج DDR5 SDRAM (ملف PDF) (ورقة البيانات). مايكرون . أكتوبر 2022. CCM005-1684161373-23. مؤرشف من الأصل (ملف PDF) في 21 يونيو 2023. تم الاطلاع عليه في 15 مايو 2023 .
  5. ↑ مانيون، واين (31 مارس 2017). "ذاكرة DDR5 ستعزز عرض النطاق الترددي وتقلل استهلاك الطاقة" . تقرير تقني . تم الاطلاع عليه في 1 أبريل 2017 .
  6. ↑ كونينغهام، أندرو (31 مارس 2017). "ذاكرة الوصول العشوائي DDR5 من الجيل التالي ستضاعف سرعة DDR4 في عام 2018" . آرس تكنيكا . تم الاطلاع عليه في 15 يناير 2018 .
  7. ↑ د. إيان كوتريس (6 أكتوبر 2020). "نظرة معمقة على التوقيتات الفرعية وزمن الاستجابة لذاكرة DDR5" . موقع AnandTech. مؤرشف من الأصل في 6 أكتوبر 2020. فيما يتعلق بزمن استجابة الوصول الفردي، لن نكون أسرع مما كنا عليه بنهاية عصر ذاكرة DDR3. كانت ذاكرة DDR3-1866 بتردد CL13 تصل بالفعل إلى 13.93 نانوثانية.
  8. ↑ "DDR5 مقابل DDR4 - جميع تحديات التصميم والمزايا" .
  9. ↑ "تجاوزت سرعة رفع تردد ذاكرة DDR5 13020 ميجا نقلة/ثانية لأول مرة" . VideoCardz.com . تاريخ الاطلاع: 23 سبتمبر 2025 .
  10. ↑ ليلي، بول (22 سبتمبر 2017). "ذاكرة DDR5 أسرع بمرتين من ذاكرة DDR4 ومن المقرر إطلاقها في عام 2019" . بي سي غيمر . تم الاطلاع عليه في 15 يناير 2018 .
  11. 1 2 تايسون، مارك (22 سبتمبر 2017). "رامبوس تعلن عن أول وحدة ذاكرة DDR5 DIMM كاملة الوظائف في الصناعة" . hexus.net .
  12. ↑ «شركة إس كيه هاينكس تعلن عن ذاكرة الوصول العشوائي الديناميكية DDR5 بسعة 16 جيجابايت من الجيل الأول» (بيان صحفي). إس كيه هاينكس . 15 نوفمبر 2018. مؤرشف من الأصل في 31 ديسمبر 2018. تم الاطلاع عليه في 18 نوفمبر 2018. تدعم ذاكرة الوصول العشوائي الديناميكية DDR5 الجديدة بسعة 16 جيجابايت معدل نقل بيانات يصل إلى 5200 ميجابت في الثانية .
  13. ↑ شيلوف، أنطون. "تفاصيل SK Hynix DDR5-6400" . anandtech.com . مؤرشف من الأصل بتاريخ 26 فبراير 2019.
  14. ↑ "شركة SK hynix تطلق أول ذاكرة وصول عشوائي ديناميكية من نوع DDR5 في العالم" . hpcwire.com .
  15. ↑ هيون وو، دو (7 أكتوبر 2020). "إس كيه هاينكس: إطلاق ذاكرة الوصول العشوائي الديناميكية DDR5" . businesskorea.co.kr .
  16. ↑ "تحديثات JEDEC لمعيار أجهزة الذاكرة منخفضة الطاقة: LPDDR5" (بيان صحفي). JEDEC . 19 فبراير 2019.
  17. ↑ ليو، تشييه (15 يوليو 2020). "إصدار مواصفات DDR5: ذاكرة وصول عشوائي سريعة مزودة بمنظمات جهد مدمجة" . تومز هاردوير .
  18. ↑ "ما هو CUDIMM / CSODIMM؟ - شركة كينغستون للتكنولوجيا" . شركة كينغستون للتكنولوجيا .
  19. ↑ https://www.techpowerup.com/348323/asrock-develops-hudimm-memory-standard-ddr5-with-just-one-sub-channel
  20. ^ DDR5 SDRAM (PDF) (قياسي). JESD79-5. مقاطعة أرلينغتون، فيرجينيا: JEDEC . يوليو 2020. ص. 243. 
  21. ↑ باتيل، م.؛ كيم، ج.س.؛ حسن، هـ.؛ موتلو، أ. (2019). فهم ونمذجة تصحيح الأخطاء على رقاقة ذاكرة الوصول العشوائي الديناميكية الحديثة: دراسة تجريبية باستخدام أجهزة حقيقية . المؤتمر الدولي السنوي التاسع والأربعون لمعهد مهندسي الكهرباء والإلكترونيات/الاتحاد الدولي لمعالجة المعلومات حول الأنظمة والشبكات الموثوقة (DSN). بورتلاند، أوريغون، الولايات المتحدة الأمريكية. الصفحات 13-25 . doi : 10.1109/DSN.2019.00017 . 
  22. ↑ "تقديم ذاكرة الوصول العشوائي الديناميكية المتزامنة DDR5 من شركة Micron: أكثر من مجرد تحديث جيل" (ملف PDF) . مؤرشف من الأصل (ملف PDF) بتاريخ 15 يوليو 2023. تم الاطلاع عليه بتاريخ 10 يوليو 2023 .
  23. ↑ "DDR5 SDRAM UDIMM Core: وصف المنتج" (ملف PDF) . شركة مايكرون للتكنولوجيا. صفحة 1. مؤرشف من النسخة الأصلية (ملف PDF) بتاريخ 25 ديسمبر 2023. الجهد (مصدر الطاقة الخارجي، اسمي) / VIN_Bulk: 5 فولت / جهد تغذية التيار المستمر من النظام 
  24. ↑ "P8900 PMIC لوحدات DDR5 RDIMMs وLRDIMMs" . رينيساس . تم الاطلاع عليه بتاريخ 19 يوليو 2020 ."P8911 PMIC لوحدات ذاكرة DDR5 الخاصة بالعميل" . رينيساس . تم الاطلاع عليه بتاريخ 19 يوليو 2020 .
  25. ↑ "ذاكرة DDR5 SDRAM RDIMM مبنية على شريحة M بسعة 16 جيجابت" (ملف PDF) . SK Hynix . صفحة 7. مؤرشف من الأصل (ملف PDF) بتاريخ 29 أكتوبر 2021. تم الاطلاع عليه بتاريخ 29 أكتوبر 2021. VIN_BULK[:]: طرف تغذية الطاقة 12 فولت لوحدة إدارة الطاقة (PMIC) . VIN_MGMT[:]: طرف تغذية الطاقة 3.3 فولت لوحدة إدارة الطاقة (PMIC) لإخراج منظم الجهد الخطي VOUT_1.8V وVOUT_1.0V، والوصول إلى إدارة النطاق الجانبي، وعملية قراءة الذاكرة الداخلية. 
  26. ↑ براءة الاختراع الأمريكية رقم 10769082 ، باتيل، شويتال أرفيند؛ تشانغ، آندي ومينغ ، وين جي وآخرون، "بروتوكول تشغيل واجهة إدارة الطاقة DDR5"، نُشرت في 7 نوفمبر 2019، مُسجلة باسم شركة تكنولوجيا الأجهزة المتكاملة . 
  27. ↑ "مواصفات JEDEC DDR5 SDRAM" . لجنة JEDEC JC42.3 . تم الاطلاع عليها في 15 مايو 2023 .
  28. ^ "DDR4 وDDR5: H610-Mainboard kombiniert beide Speicher-Generationen" . 7 مارس 2022.
  29. ↑ كوبمان، أنيرون (15 يونيو 2023). "كل ما تحتاج معرفته عن سلسلة معالجات AMD Ryzen 7000" . موقع Tech Advisor . مؤرشف من الأصل في 17 يونيو 2023. تم الاطلاع عليه في 28 يونيو 2023 .
  30. ↑ غوتينغ، كريس (10 نوفمبر 2022). "إطلاق سلسلة AMD EPYC 9004 من الجيل الرابع: اختبار Genoa في اختبار معياري شامل لمراكز البيانات" . هوت هاردوير . تم الاطلاع عليه في 28 يونيو 2023 .
  31. ↑ غوتينغ، كريس (13 يونيو 2023). "شركة AMD تُطلق معالجات EPYC Bergamo و Genoa-X لمراكز البيانات، ووحدات معالجة الرسومات Instinct MI300X الجاهزة للذكاء الاصطناعي" . هوت هاردوير . تم الاطلاع عليه في 28 يونيو 2023 .