رتبة الذاكرة

رتبة الذاكرة هي مجموعة من رقائق ذاكرة الوصول العشوائي الديناميكية (DRAM) المتصلة بنفس طرف اختيار الرقاقة ، وبالتالي يتم الوصول إليها في وقت واحد. عمليًا، تشترك جميع رقائق DRAM في جميع إشارات الأوامر والتحكم الأخرى، وتكون أطراف اختيار الرقاقة فقط منفصلة لكل رتبة (أما أطراف البيانات فتُشترك بين الرتب). ^{[ 1 ]}

يُكتب ترتيب وحدة الذاكرة وعرض ناقل البيانات لكل شريحة في سلسلة نصية مختصرة. على سبيل المثال، 2R×4 تعني أن الوحدة تحتوي على صفين من الشرائح بعرض 4 بت.

تم ابتكار مصطلح " الرتبة" وتحديده من قِبل JEDEC ، وهي مجموعة معايير صناعة الذاكرة. في وحدات ذاكرة DDR و DDR2 و DDR3 ، تحتوي كل رتبة على ناقل بيانات بعرض 64 بت (72 بت في وحدات DIMM التي تدعم تصحيح الأخطاء ECC ). يعتمد عدد وحدات DRAM الفعلية على عرض كل منها. على سبيل المثال، تتكون رتبة ×8 (بعرض 8 بت) من ثماني رقاقات فعلية (تسع رقاقات في حال دعم تصحيح الأخطاء ECC)، بينما تتكون رتبة ×4 (بعرض 4 بت) من 16 رقاقة فعلية (18 رقاقة في حال دعم تصحيح الأخطاء ECC). يمكن أن تتعايش رتب متعددة على وحدة DIMM واحدة. يمكن أن تحتوي وحدات DIMM الحديثة على رتبة واحدة أو رتبتين أو أربع أو ثماني رتب (رتبة واحدة، رتبتين، أربع رتب، وثماني رتب). ^{[ 2 ]}

لا يوجد فرق يُذكر بين وحدة ذاكرة UDIMM ثنائية الرتبة ووحدتي ذاكرة UDIMM أحادية الرتبة في نفس قناة الذاكرة، باستثناء أن وحدات DRAM موجودة على لوحات دوائر مطبوعة مختلفة . تكاد تكون التوصيلات الكهربائية بين وحدة تحكم الذاكرة ووحدات DRAM متطابقة (باستثناء ربما اختلاف إشارات اختيار الشريحة المخصصة لكل رتبة). يهدف زيادة عدد الرتب لكل وحدة DIMM بشكل أساسي إلى زيادة كثافة الذاكرة لكل قناة. قد يؤدي وجود عدد كبير جدًا من الرتب في القناة إلى تحميل زائد وانخفاض سرعة القناة. كما أن بعض وحدات تحكم الذاكرة لها حد أقصى لعدد الرتب المدعومة. يمكن تقليل حمل DRAM على ناقل الأوامر/العناوين (CA) باستخدام الذاكرة المسجلة .

يسبق مصطلح " الرتبة" (أو " الصف ") استخدام وحدات أحادية الجانب وثنائية الجانب ، خاصةً مع وحدات SIMM . في حين أن عدد الجوانب المستخدمة لحمل رقائق ذاكرة الوصول العشوائي (RAM) كان في أغلب الأحيان يتطابق مع عدد الرتب، إلا أنه في بعض الأحيان لم يكن كذلك. وقد يؤدي هذا إلى حدوث لبس ومشاكل تقنية. ^{[ 3 ] [ 4 ]}

تتيح وحدة الذاكرة متعددة الرتب المخزنة مؤقتًا ( MR-DIMM ) الوصول إلى كلا الرتبتين في وقت واحد بواسطة وحدة التحكم في الذاكرة، وهي مدعومة من قبل AMD وGoogle وMicrosoft وJEDEC وIntel. ^{[ 5 ]}

هناك عدة تأثيرات يجب مراعاتها فيما يتعلق بأداء الذاكرة في التكوينات متعددة الرتب:

• تسمح وحدات الذاكرة متعددة الرتب بوجود عدة صفحات مفتوحة من ذاكرة الوصول العشوائي الديناميكية (صفوف) في كل رتبة (عادةً ثماني صفحات لكل رتبة). وهذا يزيد من احتمالية الوصول إلى عنوان صف مفتوح بالفعل. ويعتمد التحسن في الأداء بشكل كبير على التطبيق وقدرة وحدة التحكم بالذاكرة على الاستفادة من الصفحات المفتوحة.
• تُحمّل وحدات الذاكرة متعددة الرتب ناقل البيانات بحمل أكبر (وكذلك ناقل CA في وحدات DIMM غير المخزنة مؤقتًا). لذا، إذا تم توصيل أكثر من وحدتي DIMM ثنائيتي الرتبة في قناة واحدة، فقد تنخفض السرعة.
• مع مراعاة بعض القيود، يمكن الوصول إلى الرتب بشكل مستقل، وإن لم يكن في وقت واحد، حيث تظل خطوط البيانات مشتركة بين الرتب على القناة. على سبيل المثال، يمكن لوحدة التحكم إرسال بيانات الكتابة إلى رتبة واحدة بينما تنتظر بيانات القراءة التي تم اختيارها مسبقًا من رتبة أخرى. أثناء استهلاك بيانات الكتابة من ناقل البيانات، يمكن للرتبة الأخرى تنفيذ عمليات متعلقة بالقراءة، مثل تنشيط صف أو نقل البيانات داخليًا إلى برامج تشغيل الإخراج. بمجرد أن يصبح ناقل CA خاليًا من التشويش الناتج عن القراءة السابقة، يمكن لذاكرة الوصول العشوائي الديناميكية (DRAM) إخراج بيانات القراءة. تتولى وحدة تحكم الذاكرة التحكم في عمليات الوصول المتداخلة هذه.
• يُلاحظ انخفاض طفيف في أداء الأنظمة متعددة الرتب نظرًا لاحتياجها إلى فترات توقف مؤقتة بين عمليات الوصول إلى الرتب المختلفة. قد لا يكون هذا التوقف ضروريًا في حالة وجود رتبتين على وحدة ذاكرة واحدة، ولكن غالبًا ما تتم برمجة هذا المعامل بشكل مستقل عن موقع الرتبة في النظام (سواء كانت على نفس وحدة الذاكرة أو على وحدات ذاكرة مختلفة). ومع ذلك، يُعد هذا التوقف المؤقت ضئيلاً مقارنةً بالتأثيرات المذكورة سابقًا.

• هندسة الذاكرة