IA-64

في عام 1989، بدأت شركة HP تشعر بالقلق من أن معمارية الحوسبة ذات مجموعة التعليمات المختصرة (RISC) تقترب من حدّ المعالجة عند تعليمة واحدة لكل دورة . وكان باحثو كل من إنتل وHP يستكشفون خيارات معمارية الحاسوب للتصاميم المستقبلية، وبدأوا بشكل منفصل في دراسة مفهوم جديد يُعرف باسم كلمة التعليمات الطويلة جدًا (VLIW) ^{[ 4 ]} ، والذي انبثق من بحث أجرته جامعة ييل في أوائل الثمانينيات. ^{[ 5 ]}

VLIW هو مفهوم معماري للحاسوب (مثل RISC و CISC ) حيث تحتوي كلمة التعليمات الواحدة على تعليمات متعددة مُشفّرة في كلمة تعليمات واحدة طويلة جدًا، مما يُسهّل على المعالج تنفيذ تعليمات متعددة في كل دورة ساعة. تعتمد تطبيقات VLIW النموذجية بشكل كبير على مُجمّعات متطورة لتحديد التعليمات التي يُمكن تنفيذها في الوقت نفسه، وجدولة هذه التعليمات بشكل صحيح للتنفيذ، بالإضافة إلى المساعدة في التنبؤ باتجاه عمليات التفرع. تكمن قيمة هذا النهج في إنجاز المزيد من العمل المفيد في عدد أقل من دورات الساعة، وتبسيط جدولة تعليمات المعالج ومتطلبات أجهزة التنبؤ بالتفرع، مع ما يترتب على ذلك من زيادة في تعقيد المعالج وتكلفته واستهلاكه للطاقة مقابل سرعة التنفيذ.

خلال هذه الفترة، بدأت شركة HP تقتنع بأن تطوير معالجات دقيقة خاصة بها لم يعد مجديًا اقتصاديًا لشركات أنظمة المؤسسات الفردية مثلها. كما كانت شركة Intel تبحث في العديد من الخيارات المعمارية لتجاوز بنية مجموعة تعليمات x86 لتلبية متطلبات خوادم المؤسسات المتطورة والحوسبة عالية الأداء (HPC).

تعاونت شركتا إنتل وإتش بي عام 1994 لتطوير بنية مجموعة تعليمات IA-64، باستخدام نسخة معدلة من مفاهيم تصميم VLIW التي أطلقت عليها إنتل اسم الحوسبة المتوازية الصريحة للتعليمات (EPIC). كان هدف إنتل هو الاستفادة من خبرة إتش بي المكتسبة في أعمالها المبكرة في مجال VLIW، بالإضافة إلى خبرتها الخاصة، لتطوير خط إنتاج ضخم يستهدف الأنظمة المتطورة المذكورة آنفًا، والذي يمكن بيعه لجميع مصنعي المعدات الأصلية (OEMs). في المقابل، رغبت إتش بي في شراء معالجات جاهزة للاستخدام، مصنعة باستخدام تقنيات التصنيع الضخمة والمعالجات الحديثة من إنتل، والتي كانت تتفوق على معالجات PA-RISC الخاصة بها.

تولت شركة إنتل زمام المبادرة في عملية التصميم والتسويق، بينما ساهمت شركة إتش بي في تعريف مجموعة تعليمات المعالج، والبنية الدقيقة لمرسيد/إيتانيوم، وإيتانيوم 2. وكان العام المستهدف الأصلي لتسليم أول منتج من عائلة إيتانيوم، وهو مرسيد، هو عام 1998. ^{[ 4 ]}

كانت جهود إنتل في تسويق المنتجات والتواصل مع الصناعة كبيرة، وحققت نجاحات في تصميم معالجات معظم مصنعي خوادم المؤسسات، بما في ذلك تلك التي تعتمد على معالجات RISC في ذلك الوقت. وتوقع محللو الصناعة أن تهيمن معمارية IA-64 على الخوادم ومحطات العمل وأجهزة الكمبيوتر المكتبية المتطورة، وأن تحل في نهاية المطاف محل معماريتي RISC وCISC في جميع التطبيقات العامة. ^{[ 6 ] [ 7 ]} وقررت شركتا كومباك وسيليكون غرافيكس التخلي عن تطوير معماريتي ألفا وميبس على التوالي ، لصالح الانتقال إلى معمارية IA-64. ^{[ 8 ]}

بحلول عام ١٩٩٧، اتضح أن بنية IA-64 والمترجم كانا أكثر صعوبة في التنفيذ مما كان يُعتقد في البداية، وبدأ تسليم معالج إيتانيوم بالتأخر. ^{[ ٩ ]} ولأن إيتانيوم كان أول معالج EPIC على الإطلاق، فقد واجهت جهود التطوير مشاكل غير متوقعة أكثر مما اعتاد عليه الفريق. إضافةً إلى ذلك، اعتمد مفهوم EPIC على قدرات مترجم لم يسبق تطبيقها من قبل، لذا كانت هناك حاجة إلى مزيد من البحث. ^{[ ١٠ ]}

طوّرت عدة مجموعات أنظمة تشغيل لهذه البنية، بما في ذلك مايكروسوفت ويندوز ، ويونكس ، وأنظمة شبيهة بيونكس مثل لينكس ، وإتش بي-يو إكس ، وفري بي إس دي ، وسولاريس ، ^{[ 11 ] [ 12 ] [ 13 ]} وترو64 يونكس ، ^{[ 8 ]} ومونتيري /64 ^{[ 14 ]} (أُلغيت الأنظمة الثلاثة الأخيرة قبل طرحها في السوق). في عام 1999، قادت إنتل تشكيل اتحاد صناعي مفتوح المصدر لنقل لينكس إلى IA-64، أطلقوا عليه اسم "تريليوم" (ثم أُعيد تسميته لاحقًا إلى "تريليان" بسبب مشكلة تتعلق بالعلامة التجارية)، والذي قادته إنتل وضمّ كالدرا سيستمز ، وسيرن ، وسيغنوس سوليوشنز ، وهيوليت-باكارد، وآي بي إم، وريد هات ، وإس جي آي ، وسوزي ، وتوربو لينكس ، وفي إيه لينكس سيستمز . ونتيجة لذلك، تم تسليم نظام لينكس IA-64 جاهزًا للعمل قبل الموعد المحدد، وكان أول نظام تشغيل يعمل على معالجات إيتانيوم الجديدة.

أعلنت شركة إنتل عن الاسم الرسمي للمعالج، وهو إيتانيوم ، في 4 أكتوبر 1999. ^{[ 15 ]} وفي غضون ساعات، تم صياغة اسم إيتانيك في مجموعة أخبار يوزنت كتورية على اسم تيتانيك ، وهي سفينة الركاب "غير القابلة للغرق" التي غرقت في رحلتها الأولى عام 1912. ^{[ 16 ]}

في اليوم التالي مباشرة، في 5 أكتوبر 1999، أعلنت AMD عن خططها لتوسيع مجموعة تعليمات x86 الخاصة بشركة Intel لتشمل وضع 64 بت متوافقًا تمامًا مع الإصدارات السابقة، وكشفت أيضًا عن بنية x86 64 بت الجديدة القادمة من AMD، والتي كانت الشركة قد عملت عليها بالفعل، ليتم دمجها في معالج AMD الدقيق من الجيل الثامن القادم، والذي يحمل الاسم الرمزي SledgeHammer . ^{[ 17 ]} كما أشارت AMD إلى الكشف الكامل عن مواصفات البنية وتفاصيل أخرى في أغسطس 2000. ^{[ 18 ]}

بما أن AMD لم تتم دعوتها أبدًا لتكون طرفًا مساهمًا في بنية IA-64، وبدا أي نوع من الترخيص غير مرجح، فقد تم وضع امتداد بنية AMD64 من AMD منذ البداية كطريقة تطورية لإضافة قدرات الحوسبة 64 بت إلى بنية x86 الحالية، مع الاستمرار في دعم كود x86 القديم 32 بت ، على عكس نهج Intel المتمثل في إنشاء بنية 64 بت جديدة تمامًا وغير متوافقة تمامًا مع x86 باستخدام IA-64.

في يناير 2019، أعلنت شركة إنتل عن إيقاف إنتاج معالجات كيتسون، مع تحديد يناير 2020 موعدًا نهائيًا للطلبات، ويوليو 2021 موعدًا نهائيًا للشحن. ^{[ 19 ] [ 20 ]} وفي نوفمبر 2023، أُزيل دعم معالجات IA-64 من نواة لينكس ، ومنذ ذلك الحين تتم صيانتها بشكل مستقل . ^{[ 21 ] [ 22 ] [ 23 ]}

تستطيع آلية جلب البيانات قراءة ما يصل إلى حزمتين من ذاكرة التخزين المؤقت L1 إلى خط الأنابيب في كل دورة ساعة. وعندما يتمكن المترجم من الاستفادة القصوى من هذه الآلية، يستطيع المعالج تنفيذ ست تعليمات في كل دورة ساعة. يحتوي المعالج على ثلاثين وحدة تنفيذ وظيفية موزعة على إحدى عشرة مجموعة. تستطيع كل وحدة تنفيذ مجموعة فرعية محددة من مجموعة التعليمات ، وتنفذ كل وحدة تعليمة واحدة في كل دورة ما لم يتوقف التنفيذ في انتظار البيانات. مع أن وحدات المجموعة الواحدة لا تنفذ جميعها مجموعات فرعية متطابقة من مجموعة التعليمات، إلا أنه يمكن تنفيذ التعليمات المشتركة في وحدات متعددة.

تشمل مجموعات وحدات التنفيذ ما يلي:

• ست وحدات حسابية ومنطقية للأغراض العامة، ووحدتان للأعداد الصحيحة، ووحدة إزاحة واحدة
• أربع وحدات تخزين بيانات مؤقتة
• ست وحدات وسائط متعددة، ووحدتا تحويل متوازيتان، ووحدة ضرب متوازية واحدة، ووحدة تعداد سكاني واحدة
• وحدتان للضرب والتجميع بنقطة عائمة 82 بت ، ووحدتان للضرب والتجميع بنقطة عائمة SIMD (عمليتان 32 بت لكل منهما) ^{[ 29 ]}
• ثلاث وحدات فرعية

في الوضع الأمثل، يستطيع المترجم غالبًا تجميع التعليمات في مجموعات من ست تعليمات يمكن تنفيذها في الوقت نفسه. ولأن وحدات الفاصلة العائمة تُنفذ عملية الضرب والتجميع ، فإن تعليمة فاصلة عائمة واحدة يمكنها أداء عمل تعليمتين عندما يتطلب التطبيق عملية ضرب متبوعة بعملية جمع، وهذا شائع جدًا في المعالجة العلمية. عند حدوث ذلك، يستطيع المعالج تنفيذ أربع عمليات فاصلة عائمة في الدورة الواحدة. على سبيل المثال، كان معالج إيتانيوم بتردد 800  ميجاهرتز يتمتع بقدرة نظرية تبلغ 3.2 جيجا فلوبس ، بينما بلغت قدرة أسرع معالج إيتانيوم 2، بتردد 1.67 جيجاهرتز، 6.67 جيجا فلوبس.   

عمليًا، قد لا يُستغل المعالج بالكامل في كثير من الأحيان، حيث لا تُملأ جميع خاناته بتعليمات مفيدة، وذلك بسبب تبعيات البيانات أو القيود المفروضة على قوالب الحزم المتاحة. يتطلب الكود الأكثر كثافة 42.6 بت لكل تعليمة، مقارنةً بـ 32 بت لكل تعليمة في معالجات RISC التقليدية في ذلك الوقت، كما أن عمليات عدم التنفيذ الناتجة عن الخانات المهدرة تُقلل من كثافة الكود. من غير العملي توليد تعليمات إضافية للتحميلات التخمينية وتلميحات التفرعات والذاكرة المخبئية على النحو الأمثل، لأن المُصرّف لا يستطيع التنبؤ بمحتويات مستويات الذاكرة المخبئية المختلفة على نظام يُشغّل عمليات متعددة ويستقبل مقاطعات.

بين عامي 2002 و2006، اعتمدت معالجات إيتانيوم 2 على بنية ذاكرة تخزين مؤقتة موحدة. احتوت على  ذاكرة تخزين مؤقتة من المستوى الأول للتعليمات بسعة 16 كيلوبايت،  وذاكرة تخزين مؤقتة من المستوى الأول للبيانات بسعة 16 كيلوبايت أيضًا. أما ذاكرة التخزين المؤقتة من المستوى الثاني (L2) فكانت موحدة (للتعليمات والبيانات) بسعة 256  كيلوبايت. كما كانت ذاكرة التخزين المؤقتة من المستوى الثالث (L3) موحدة أيضًا، وتراوحت سعتها بين 1.5  ميجابايت و24  ميجابايت. تحتوي ذاكرة التخزين المؤقتة من المستوى الثاني (L2) بسعة 256  كيلوبايت على منطق كافٍ للتعامل مع عمليات الإشارات دون التأثير على وحدة الحساب والمنطق الرئيسية (ALU).

يتم الوصول إلى الذاكرة الرئيسية عبر ناقل إلى شريحة خارجية . كان يُطلق على ناقل إيتانيوم 2 في البداية اسم ناقل ماكينلي، ولكنه يُشار إليه الآن عادةً باسم ناقل إيتانيوم. وقد ازدادت سرعة الناقل بشكل مطرد مع إصدارات المعالجات الجديدة. ينقل الناقل 2 × 128 بت لكل دورة ساعة، لذا كان  ناقل ماكينلي بتردد 200 ميجاهرتز ينقل 6.4  جيجابايت/ثانية، بينما  ينقل ناقل مونتيسيتو بتردد 533 ميجاهرتز 17.056  جيجابايت/ثانية ^{[ 30 ].}

كانت معالجات إيتانيوم التي صدرت قبل عام 2006 تدعم بنية IA-32 على مستوى الأجهزة ، مما يسمح بتشغيل تطبيقات الخوادم القديمة، إلا أن أداء كود IA-32 كان أسوأ بكثير من أداء الكود الأصلي، بل وأسوأ من أداء معالجات x86 المعاصرة. في عام 2005، طورت إنتل طبقة تنفيذ IA-32 (IA-32 EL)، وهي برنامج محاكاة يوفر أداءً أفضل. مع معالج مونتيسيتو، ألغت إنتل دعم كود IA-32 على مستوى الأجهزة.

في عام 2006، مع إصدار Montecito ، أدخلت Intel عددًا من التحسينات على بنية المعالج الأساسية بما في ذلك: ^{[ 31 ]}

• المعالجة المتعددة للأجهزة: يحتفظ كل معالج بسياق تنفيذ خيطين. عندما يتوقف أحد الخيوط أثناء الوصول إلى الذاكرة، يمكن للخيط الآخر أن يبدأ التنفيذ. تُطلق إنتل على هذه التقنية اسم "المعالجة المتعددة الخشنة" لتمييزها عن " تقنية المعالجة المتعددة الفائقة " التي دمجتها إنتل في بعض معالجات x86 و x86-64 .
• دعم الأجهزة للتقنية الافتراضية : أضافت إنتل تقنية Intel Virtualization Technology (Intel VT-i)، التي توفر دعمًا للأجهزة لوظائف التقنية الافتراضية الأساسية. تسمح التقنية الافتراضية لبرنامج " المشرف الافتراضي " بتشغيل عدة نسخ من نظام التشغيل على المعالج في وقت واحد.
• تحسينات الذاكرة المؤقتة: أضافت مونتيسيتو ذاكرة مؤقتة من المستوى الثاني (L2) مقسمة، تتضمن  ذاكرة مؤقتة مخصصة للتعليمات بسعة 1 ميجابايت. تم تحويل ذاكرة L2 الأصلية بسعة 256 كيلوبايت إلى ذاكرة مؤقتة مخصصة للبيانات. كما أضافت مونتيسيتو ذاكرة مؤقتة من المستوى الثالث (L3) مدمجة في الشريحة بسعة  تصل إلى 12 ميجابايت.