المعالجة المتعددة المتزامنة

📅 آخر تحديث: ٢٠ يوليو ٢٠٢٦
✍️ نُشر في: ٢٠ يوليو ٢٠٢٦
الموسوعة الحرة

تُعدّ تقنية المعالجة المتعددة المتزامنة ( SMT ) أسلوبًا لتحسين الكفاءة الإجمالية لوحدات المعالجة المركزية فائقة التوازي باستخدام المعالجة المتعددة للأجهزة . تسمح هذه التقنية بتنفيذ عدة خيوط مستقلة لتحسين استخدام الموارد التي توفرها بنى المعالجات الحديثة .

تفاصيل

يُعدّ مصطلح "المعالجة المتعددة الخيوط" غامضًا، إذ لا يقتصر الأمر على إمكانية تنفيذ خيوط متعددة في وقت واحد على نواة معالج واحدة، بل يشمل أيضًا تنفيذ مهام متعددة ( بجداول صفحات مختلفة، وقطاعات حالة مهام مختلفة ، وحلقات حماية مختلفة ، وأذونات إدخال/إخراج مختلفة ، وما إلى ذلك). ورغم تشغيلها على نفس النواة، إلا أنها منفصلة تمامًا عن بعضها البعض. تُشبه المعالجة المتعددة الخيوط في مفهومها المعالجة المتعددة الاستباقية، ولكنها تُنفّذ على مستوى الخيوط في المعالجات فائقة التوازي الحديثة.

المعالجة المتعددة المتزامنة (SMT) هي إحدى طريقتين رئيسيتين لتنفيذ المعالجة المتعددة، والطريقة الأخرى هي المعالجة المتعددة الزمنية (المعروفة أيضًا باسم المعالجة المتعددة الفائقة). في المعالجة المتعددة الزمنية، لا يمكن تنفيذ سوى سلسلة تعليمات واحدة في أي مرحلة من مراحل خط الأنابيب في وقت واحد. أما في المعالجة المتعددة المتزامنة، فيمكن تنفيذ تعليمات من أكثر من سلسلة تعليمات في أي مرحلة من مراحل خط الأنابيب في وقت واحد. ويتم ذلك دون تغييرات كبيرة في بنية المعالج الأساسية: الإضافات الرئيسية المطلوبة هي القدرة على جلب التعليمات من سلاسل تعليمات متعددة في دورة واحدة، وملف سجلات أكبر لتخزين البيانات من سلاسل التعليمات المتعددة. ويُحدد عدد سلاسل التعليمات المتزامنة من قِبل مصممي الرقاقات. سلاسل تعليمات متزامنة لكل نواة معالج هي الأكثر شيوعًا، ولكن بعض المعالجات تدعم عددًا أكبر بكثير. [ 1 ]

نظرًا لأنها تزيد حتمًا من التنافس على الموارد المشتركة، فإن قياس فعاليتها أو الاتفاق عليها قد يكون صعبًا. مع ذلك، أظهرت قياسات كفاءة الطاقة لتقنية SMT مع أحمال العمل الأصلية والمدارة المتوازية على تطبيقات Intel SMT ( الخيوط المتعددة  ) التاريخية من 130 نانومتر إلى 32 نانومتر، أن تقنية SMT في تطبيقات 45 نانومتر و32 نانومتر تتميز بكفاءة عالية جدًا في استهلاك الطاقة، حتى مع معالجات Atom ذات الترتيب التسلسلي. [ 2 ] في الأنظمة الحديثة، تستغل تقنية SMT التزامن بفعالية مع استهلاك طاقة ديناميكية إضافية ضئيلة للغاية. أي أنه حتى عندما تكون مكاسب الأداء ضئيلة، يمكن أن يكون توفير استهلاك الطاقة كبيرًا. [ 2 ]   

أظهر بعض الباحثين أن الخيوط الإضافية يمكن استخدامها بشكل استباقي لتهيئة مورد مشترك مثل ذاكرة التخزين المؤقت، لتحسين أداء خيط واحد آخر، ويزعمون أن هذا يدل على أن تقنية تعدد الخيوط المتزامنة لا تقتصر على زيادة الكفاءة فحسب. ويستخدمها آخرون لتوفير حسابات زائدة، من أجل مستوى معين من اكتشاف الأخطاء واستعادتها.

ومع ذلك، في معظم الحالات الحالية، يتعلق الأمر بإخفاء حالات التوقف أثناء الأنشطة ذات زمن الوصول العالي مثل الوصول إلى الذاكرة، وبالتالي زيادة الكفاءة والإنتاجية للحسابات لكل كمية من الأجهزة المستخدمة من خلال الاستفادة بشكل أكبر من الموارد الحالية.

التصنيف

في تصميم المعالج، هناك طريقتان لزيادة التوازي على الشريحة مع متطلبات موارد أقل: إحداهما هي تقنية فائقة القياس تحاول استغلال التوازي على مستوى التعليمات (ILP)؛ والأخرى هي نهج تعدد الخيوط الذي يستغل التوازي على مستوى الخيوط (TLP).

تعني المعالجة فائقة التوازي تنفيذ تعليمات متعددة في الوقت نفسه، بينما تعني المعالجة المتوازية على مستوى الخيوط (TLP) تنفيذ تعليمات من خيوط متعددة داخل شريحة معالج واحدة في الوقت نفسه. وهناك طرق عديدة لدعم أكثر من خيط واحد داخل الشريحة، وهي:

  • المعالجة المتعددة المتداخلة: هي إصدار متداخل لعدة تعليمات من خيوط معالجة مختلفة، وتُعرف أيضًا بالمعالجة المتعددة الزمنية . يمكن تقسيمها إلى معالجة متعددة دقيقة أو معالجة متعددة واسعة النطاق، وذلك بناءً على وتيرة الإصدارات المتداخلة. في المعالجة المتعددة الدقيقة - كما هو الحال في معالجات البرميل - تُصدر التعليمات لخيوط معالجة مختلفة بعد كل دورة، بينما في المعالجة المتعددة واسعة النطاق ، لا يتم التبديل إلى إصدار التعليمات من خيط معالجة آخر إلا عندما يتسبب خيط المعالجة الحالي في أحداث تأخير طويلة (مثل خطأ الصفحة، إلخ). تُعد المعالجة المتعددة واسعة النطاق أكثر شيوعًا في المعالجات التي تتطلب تبديلًا أقل بين خيوط المعالجة. على سبيل المثال، يستخدم معالج مونتيسيتو من إنتل المعالجة المتعددة واسعة النطاق، بينما يستخدم معالج ألترا سبارك تي 1 من صن المعالجة المتعددة الدقيقة. بالنسبة للمعالجات التي تحتوي على خط أنابيب واحد فقط لكل نواة، تُعد المعالجة المتعددة المتداخلة هي الطريقة الوحيدة الممكنة، لأنها لا تستطيع إصدار أكثر من تعليمة واحدة في كل دورة.
  • المعالجة المتعددة المتزامنة (SMT): إصدار تعليمات متعددة من خيوط متعددة في دورة واحدة. يجب أن يكون المعالج فائق التوازي للقيام بذلك.
  • المعالجة المتعددة على مستوى الشريحة (CMP أو متعددة النوى ): تدمج معالجين أو أكثر في شريحة واحدة، حيث يقوم كل معالج بتنفيذ الخيوط بشكل مستقل.
  • أي مزيج من تعدد الخيوط/SMT/CMP.

العامل الأساسي للتمييز بينها هو النظر إلى عدد التعليمات التي يمكن للمعالج إصدارها في دورة واحدة، وعدد الخيوط التي تأتي منها هذه التعليمات. على سبيل المثال، يُعدّ معالج UltraSPARC T1 من شركة Sun Microsystems معالجًا متعدد النوى مُدمجًا بتقنية تعدد الخيوط الدقيقة بدلًا من تعدد الخيوط المتزامن، لأن كل نواة لا يمكنها إصدار سوى تعليمة واحدة في كل مرة.

التطبيقات التاريخية

على الرغم من أن وحدات المعالجة المركزية متعددة الخيوط موجودة منذ خمسينيات القرن الماضي، إلا أن شركة IBM أجرت أول بحث حول تقنية تعدد الخيوط المتزامنة عام 1968 كجزء من مشروع ACS-360 . [ 3 ] كان أول معالج دقيق تجاري رئيسي تم تطويره بتقنية تعدد الخيوط المتزامنة هو Alpha 21464 (EV8). طُوّر هذا المعالج بواسطة شركة DEC بالتنسيق مع دين تولسن من جامعة كاليفورنيا في سان دييغو، وسوزان إيغرز وهنري ليفي من جامعة واشنطن. لم يُطرح هذا المعالج في الأسواق، حيث توقف إنتاج سلسلة معالجات Alpha قبل فترة وجيزة من استحواذ HP على شركة Compaq التي كانت بدورها قد استحوذت على DEC . كما استُخدم عمل دين تولسن في تطوير نسخ متعددة الخيوط من معالجات Intel Pentium  4، مثل "Northwood" و"Prescott".

التطبيقات التجارية الحديثة

x86/x86-64

كان معالج إنتل بنتيوم 4 أول معالج مكتبي حديث يُطبّق تقنية تعدد الخيوط المتزامنة، بدءًا من  طراز 3.06 جيجاهرتز الذي صدر عام 2002، والذي أُدخل لاحقًا في عدد من معالجات إنتل. تُطلق إنتل على هذه التقنية اسم " تقنية تعدد الخيوط الفائقة" ، وتُوفّر مُحرك تعدد خيوط فائق أساسي ثنائي الخيوط. تُشير إنتل إلى تحسين في السرعة يصل إلى 30% [ 4 ] مُقارنةً بمعالج بنتيوم  4 مُطابق له تمامًا ولكنه لا يدعم تقنية تعدد الخيوط الفائقة. يعتمد تحسين الأداء بشكل كبير على التطبيق؛ ومع ذلك، عند تشغيل برنامجين يتطلبان تركيزًا كاملًا من المعالج، قد يبدو أن أحد البرنامجين أو كليهما يتباطأ قليلًا عند تفعيل تقنية تعدد الخيوط الفائقة. [ 5 ] يُعزى ذلك إلى أن نظام إعادة التشغيل في معالج بنتيوم  4 يُقيّد موارد التنفيذ القيّمة، مما يزيد من التنافس على موارد مثل عرض النطاق الترددي، وذاكرة التخزين المؤقت، وذاكرة الترجمة السريعة ، وإدخالات مُخزن إعادة الترتيب ، بالإضافة إلى موازنة موارد المعالج بين البرنامجين، الأمر الذي يُضيف مقدارًا مُتفاوتًا من وقت التنفيذ. أُضيفت إلى نواة Pentium  4 Prescott خاصية قائمة إعادة التشغيل، مما قلل من وقت التنفيذ اللازم لنظام إعادة التشغيل. وكان هذا كافياً للتغلب تماماً على انخفاض الأداء. [ 6 ]

يُعدّ معالج إنتل أتوم ، الذي طُرح لأول مرة عام 2008، أول منتج من إنتل يتميز بتقنية SMT ثنائية الاتجاه (التي تُسوّق باسم Hyper-Threading) دون دعم إعادة ترتيب التعليمات أو التنفيذ التخميني أو إعادة تسمية السجلات. وقد أعادت إنتل تقديم تقنية Hyper-Threading مع بنية Nehalem الدقيقة ، بعد غيابها عن بنية Core الدقيقة .

يتميز معالج Intel Xeon Phi (2010 – 2020) بتقنية SMT رباعية الاتجاه (مع تعدد الخيوط المتزامن) مع خيوط تعتمد على الأجهزة ولا يمكن تعطيلها، على عكس تقنية Hyper-Threading العادية. [ 7 ]

تستخدم بنية AMD Bulldozer الدقيقة (2011) "وحدات" ثنائية الخيوط. تحتوي كل وحدة على نواتين منفصلتين للأعداد الصحيحة، ولكن يتم مشاركة FlexFPU وذاكرة التخزين المؤقت L2، لذا فهي ليست سوى تطبيق جزئي لتقنية SMT. [ 8 ] [ 9 ]

تتميز عائلة معمارية Zen الدقيقة من AMD بتقنية SMT ثنائية الاتجاه. تُشارك معظم موارد نواة Zen 5 بشكل تنافسي في SMT، مما يسمح للخيط النشط بالاستحواذ على جميع الموارد (أو "معظمها" في حالة الموارد المُعَلَّمة بعلامة مائية). أما الاستثناءات المُقسَّمة بشكل ثابت فهي قائمة انتظار العمليات الدقيقة، وقائمة انتظار الإيقاف، وقائمة انتظار وحدة الفاصلة العائمة غير المُجدولة. [ 10 ]

نظام MIPS

تتضمن أحدث تصميمات معمارية MIPS من شركة Imagination Technologies نظام SMT يُعرف باسم "MIPS MT". [ 11 ] يوفر MIPS MT كلاً من عناصر المعالجة الافتراضية الثقيلة وخيوط المعالجة الدقيقة للأجهزة الخفيفة. تُعد RMI ، وهي شركة ناشئة مقرها كوبرتينو، أول مُصنِّع لمعالجات MIPS يُقدم معالجًا متكاملًا على شريحة واحدة (SoC) يعتمد على ثماني نوى، تُشغِّل كل منها أربعة خيوط معالجة. يمكن تشغيل هذه الخيوط في وضع دقيق للغاية، حيث يُمكن تنفيذ خيط معالجة مختلف في كل دورة. كما يُمكن تحديد أولويات هذه الخيوط. تحتوي معالجات MIPS من Imagination Technologies على خيطي معالجة SMT لكل نواة.

باور/باور بي سي/باور آي إس إيه

يحتوي جهاز Blue Gene /Q من IBM على تقنية SMT رباعية الاتجاه.

يأتي معالج IBM POWER5 ، الذي أُعلن عنه في مايو 2004، إما كوحدة ثنائية النواة ثنائية الشريحة (DCM)، أو كوحدة متعددة الشرائح رباعية أو ثمانية النواة (MCM)، حيث تتضمن كل نواة محرك SMT ثنائي الخيوط. يتميز تطبيق IBM هذا بتطوره مقارنةً بالإصدارات السابقة، إذ يُمكنه تحديد أولويات مختلفة للخيوط المختلفة، كما أنه أكثر دقة، ويمكن تشغيل محرك SMT وإيقافه ديناميكيًا، لتحسين أداء المهام التي لا يُحسّن فيها معالج SMT الأداء. يُعد هذا التطبيق الثاني من IBM لتقنية تعدد الخيوط المتاحة على مستوى الأجهزة. في عام 2010، أصدرت IBM أنظمة تعتمد على معالج POWER7 ثماني النواة، تحتوي كل منها على أربعة خيوط ذكية متزامنة (SMT). يُبدّل هذا النظام وضع الخيوط بين خيط واحد، أو خيطين، أو أربعة خيوط، وذلك حسب عدد خيوط المعالجة المُجدولة في ذلك الوقت. يُحسّن هذا من استخدام النواة لتحقيق أقل زمن استجابة أو أعلى إنتاجية. يحتوي معالج IBM POWER8 على 8 خيوط معالجة متزامنة ذكية لكل نواة (SMT8).

IBM Z

يحتوي نظام IBM Z الذي بدأ بمعالج z13 في عام 2013 على خيطين لكل نواة (SMT-2).

سبارك

على الرغم من أن العديد من التقارير أشارت إلى أن معالج UltraSPARC T1 من شركة Sun Microsystems (المعروف باسم "Niagara" حتى إصداره في 14 نوفمبر 2005) والمعالج الذي توقف إنتاجه الآن والذي يحمل الاسم الرمزي " Rock " (أُعلن عنه في الأصل عام 2005، ولكن بعد تأجيلات عديدة أُلغي عام 2010) هما تطبيقان لتقنية SPARC يركزان بشكل شبه كامل على استغلال تقنيات SMT وCMP، إلا أن Niagara لا يستخدم تقنية SMT في الواقع. تشير Sun إلى هذه الأساليب المدمجة باسم "CMT"، وإلى المفهوم العام باسم "الحوسبة عالية الإنتاجية". يحتوي Niagara على ثمانية أنوية، ولكن لكل نواة مسار واحد فقط، لذا فهو يستخدم في الواقع تعدد الخيوط الدقيق. على عكس SMT، حيث تتشارك التعليمات من خيوط متعددة نافذة الإصدار في كل دورة، يستخدم المعالج سياسة التناوب الدوري لإصدار التعليمات من الخيط النشط التالي في كل دورة. هذا يجعله أقرب إلى معالج البرميل . أما معالج Rock من Sun Microsystems فهو مختلف: إذ يحتوي على أنوية أكثر تعقيدًا تضم ​​أكثر من مسار واحد.

يحتوي معالج SPARC T3 من شركة أوراكل على ثمانية خيوط دقيقة لكل نواة؛ ويحتوي كل من SPARC T4 و SPARC T5 و SPARC M5 و M6 و M7 على ثمانية خيوط دقيقة لكل نواة، ويمكن تنفيذ اثنين منها في وقت واحد.

يحتوي معالج Fujitsu SPARC64 VI على تقنية تعدد الخيوط الرأسية ذات الحبيبات الخشنة (VMT)، بينما يحتوي معالج SPARC VII والإصدارات الأحدث على تقنية SMT ثنائية الاتجاه.

بنى مجموعات التعليمات الأخرى

يستخدم معالج Intel Itanium (IA-64، 2001 - 2020) Montecito تقنية تعدد الخيوط الخشنة، بينما يستخدم معالج Tukwila والمعالجات الأحدث تقنية SMT ثنائية الاتجاه (مع تعدد الخيوط ثنائي المجال).

تستخدم بنية VISC (2016) [ 12 ] [ 13 ] [ 14 ] [ 15 ] طبقة البرمجيات الافتراضية (طبقة الترجمة) لإرسال سلسلة تعليمات واحدة إلى الواجهة الأمامية العامة، التي بدورها تقسم التعليمات إلى وحدات معالجة افتراضية صغيرة (threadlets) تُرسل بدورها إلى نوى افتراضية منفصلة. يمكن لهذه النوى الافتراضية إرسالها إلى الموارد المتاحة على أي من النوى الفعلية. يمكن لعدة نوى افتراضية دفع وحدات المعالجة الصغيرة إلى مخزن إعادة ترتيب التعليمات في نواة فعلية واحدة، مما يسمح بتقسيم التعليمات والبيانات الجزئية من عدة وحدات معالجة صغيرة عبر منافذ التنفيذ في الوقت نفسه. تحتفظ كل نواة افتراضية بسجل لموقع المخرجات النسبية. يُحسّن هذا النوع من تعدد الخيوط أداء المعالجة أحادية الخيط، إذ يسمح لخيط واحد باستخدام جميع موارد وحدة المعالجة المركزية. يتم تخصيص الموارد ديناميكيًا بزمن استجابة يقارب دورة واحدة (من دورة إلى أربع دورات حسب تغير التخصيص وفقًا لاحتياجات التطبيق). لذلك، في حال تنافس نواتين افتراضيتين على الموارد، توجد خوارزميات مناسبة لتحديد الموارد التي سيتم تخصيصها وأين.

العيوب

تُدخل تقنية SMT مبدأ مشاركة الموارد. بعض آليات المشاركة (مثل التقسيم الثابت) لا تسمح لخيط معالجة واحد بالاستحواذ على حصة أكبر من مورد معين حتى عندما لا يستخدمه خيط معالجة آخر، مما قد يُشكل عنق زجاجة للأداء مقارنةً بالحالة التي لا تستخدم تقنية SMT. [ 16 ] كما توجد مشكلة محتملة تتعلق بالعدالة. تحاول تطبيقات SMT الأحدث تقليل حدوث هذه المشاكل من خلال الجمع بين التقسيم الثابت، والمشاركة التنافسية، والمشاركة التنافسية مع وضع علامة مائية، حيث يجمع الأخير بين الطريقتين. [ 17 ]

يرى النقاد أن اختبار ما إذا كان تعدد الخيوط المتزامن مفيدًا أم ضارًا لتطبيقاتهم في مختلف الحالات، وإضافة منطق إضافي لإيقافه في حال انخفاض الأداء، يُشكّل عبئًا كبيرًا على مطوري البرامج. تفتقر أنظمة التشغيل لعام 2009 إلى واجهات برمجة تطبيقات (APIs) ملائمة لهذا الغرض، ولمنع العمليات ذات الأولويات المختلفة من استهلاك موارد بعضها البعض. [ 18 ] تتوفر مكتبة hwloc متعددة المنصات للكشف عن وجود كل من تعدد الخيوط المتزامن (SMT) وإعدادات NUMA ، وكلاهما يتطلبان عادةً مراعاة من المبرمج. يُعدّ برنامج Prime95 أحد البرامج التي تستخدم hwloc: فهو يستخدم افتراضيًا خيوط SMT الإضافية عند إجراء القسمة التجريبية للأعداد الصحيحة، ولكنه يستخدم خيطًا واحدًا فقط لكل نواة لعملياته المعتادة التي تتطلب معالجة مكثفة للأعداد العشرية. [ 19 ]

مخاوف أمنية

تُثير بعض تطبيقات المعالجة المتعددة المتزامنة مخاوف أمنية تتعلق بالأخطاء البرمجية وتسريب المعلومات عبر القنوات الجانبية. فتقنية المعالجة المتعددة المتزامنة من إنتل في معالجات NetBurst تعاني من ثغرة أمنية تسمح لأحد التطبيقات بسرقة مفتاح تشفير من تطبيق آخر يعمل على نفس المعالج، وذلك من خلال مراقبة استخدام ذاكرة التخزين المؤقت. [ 20 ] كما توجد ثغرات أمنية متطورة في تطبيق المعالجة المتعددة المتزامنة، تم شرحها في مؤتمر Black Hat 2018. [ 21 ]

انظر أيضاً

مراجع

  1. ↑ "أول نسيج ضوئي مباشر من شبكة إلى شبكة" (ملف PDF) . مؤرشف من الأصل (ملف PDF) بتاريخ 2024-02-08 . تم الاطلاع عليه بتاريخ 2024-02-08 .
  2. 1 2 ASPLOS'11
  3. ↑ سموثرمان، مارك (25 مايو 2011). "نهاية مشروع IBM ACS" . كلية الحوسبة، جامعة كليمسون . تم الاطلاع عليه في 19 يناير 2013 .
  4. ↑ مار، ديبورا (14 فبراير 2002). "هندسة تقنية المعالجة المتعددة الخيوط وبنيتها الدقيقة" (ملف PDF) . مجلة إنتل للتكنولوجيا . 6 (1): 4. doi : 10.1535/itj . مؤرشف من الأصل (ملف PDF) في 24 أكتوبر 2016. تم الاطلاع عليه في 25 سبتمبر 2015 .
  5. ↑ "تقييم أداء وحدة المعالجة المركزية Pentium 4 بتردد 2.8 و 3.0 جيجاهرتز" . مؤرشف من الأصل بتاريخ 24 فبراير 2021. تم الاطلاع عليه بتاريخ 22 أبريل 2011 . 
  6. ↑ "إعادة التشغيل: ميزات غير معروفة في نواة NetBurst. الصفحة 15" . إعادة التشغيل: ميزات غير معروفة في نواة NetBurst . xbitlabs.com. مؤرشف من الأصل بتاريخ 14 مايو 2011. تم الاطلاع عليه بتاريخ 24 أبريل 2011 .
  7. ↑ بارث، ميكايلا؛ بيكلينغ، ميكو؛ إيلييفا، نيفينا؛ سارينين، سامي؛ شليفاك، مايكل (18 فبراير 2014). واينبرغ، فولكر (محرر). "دليل أفضل الممارسات لمعالجات إنتل زيون فاي الإصدار 1.1" . شراكة الحوسبة المتقدمة في أوروبا. مؤرشف من الأصل في 3 مايو 2017. تم الاطلاع عليه في 22 نوفمبر 2016 .
  8. ↑ "معالجة الخيوط المتعددة في وحدات عائلة AMD Bulldozer" . wccftech. يوليو 2013. مؤرشف من الأصل بتاريخ 17 أكتوبر 2013. تم الاطلاع عليه بتاريخ 22 يوليو 2013 .
  9. ↑ هالاكري، غاريث (28 أكتوبر 2010). "شركة AMD تكشف النقاب عن Flex FP" . bit-tech.
  10. ↑ "لا تنازلات: تعزيز أداء وكفاءة الخوادم باستخدام AMD EPYC™ وSMT" (ملف PDF) . أبريل 2025.
  11. ↑ "وصف MIPS MT ASE" . شركة Imagination Technologies .
  12. ↑ "شركة سوفت ماشينز تكشف عن بنية رقاقة VISC الافتراضية | bit-tech.net" .
  13. ↑ كاتريس، إيان (12 فبراير 2016). "دراسة بنية الآلات البرمجية: عنصر من VISC لتحسين IPC" . AnandTech. مؤرشف من الأصل في 13 فبراير 2016.
  14. ↑ "الكشف عن أداء معالج الجيل التالي" . عالم الواقع الافتراضي . 4 فبراير 2016. مؤرشف من الأصل في 13 يناير 2017.
  15. ↑ "موجات معمارية" . سوفت ماشينز. 2017. مؤرشف من الأصل في 2017-03-29.
  16. ↑ "إعادة التشغيل: ميزات غير معروفة في نواة NetBurst. الصفحة 15" . إعادة التشغيل: ميزات غير معروفة في نواة NetBurst . xbitlabs.com. مؤرشف من الأصل بتاريخ 14 مايو 2011. تم الاطلاع عليه بتاريخ 24 أبريل 2011 .
  17. ↑ "المعالجة المتعددة المتزامنة: تحسين الأداء والكفاءة على وحدات المعالجة المركزية AMD EPYC" . 2025.
  18. ↑ "ما مدى جودة تقنية تعدد الخيوط المتزامنة؟" . 2009. مؤرشف من الأصل في 2025-06-17.
  19. ↑ Prime95 الإصدار 30.19، مربع حوار البرنامج "خيارات/حدود الموارد/متقدم"
  20. ↑ يُعتبر تعدد الخيوط ضارًا
  21. ↑ نزيف TLB: عندما لا تكفي حماية ذاكرة التخزين المؤقت لوحدة المعالجة المركزية
عام
  • مقالات إخبارية وأوراق أكاديمية من شركة SMT
  • أبحاث تقنية التصنيع السطحي في جامعة واشنطن
  • سموثرمان، مارك (نوفمبر 2007). "الجدول الزمني لتقنيات تعدد الخيوط" . كلية الحوسبة، جامعة كليمسون.