عملية 65 نانومتر

📅 آخر تحديث: ٢٣ يوليو ٢٠٢٦
✍️ نُشر في: ٢٣ يوليو ٢٠٢٦
الموسوعة الحرة

تُعدّ عملية 65 نانومتر عقدة طباعة ضوئية متطورة تُستخدم في تصنيع أشباه الموصلات بتقنية CMOS ( MOSFET ) بكميات كبيرة. يمكن أن يصل عرض الخطوط المطبوعة (أي أطوال بوابات الترانزستور ) إلى 25 نانومتر فقط في عملية 65 نانومتر اسميًا، بينما قد تتجاوز المسافة بين خطين 130 نانومتر. [ 1 ]   

عقدة المعالجة

للمقارنة ، يبلغ طول الريبوسومات الخلوية حوالي 20  نانومتر من طرف إلى طرف. أما بلورة السيليكون الصلب فلها ثابت شبكي يبلغ 0.543  نانومتر، لذا فإن هذه الترانزستورات يبلغ قطرها حوالي 100 ذرة . وبحلول سبتمبر 2007، كانت شركات إنتل ، وإيه إم دي ، وآي بي إم ، ويو إم سي ، وتشارترد تنتج أيضًا  رقائق بتقنية 65 نانومتر.

على الرغم من إمكانية رسم أبعاد العناصر بحجم 65  نانومتر أو أقل، فإن أطوال موجات الضوء المستخدمة في الطباعة الحجرية هي 193  نانومتر و248  نانومتر. يتطلب تصنيع العناصر ذات الأبعاد دون الطول الموجي تقنيات تصوير خاصة، مثل تصحيح التقارب البصري وأقنعة إزاحة الطور . تُضيف تكلفة هذه التقنيات بشكل كبير إلى تكلفة تصنيع منتجات أشباه الموصلات ذات الأبعاد دون الطول الموجي، حيث تزداد التكلفة بشكل كبير مع كل عقدة تكنولوجية متقدمة. علاوة على ذلك، تتضاعف هذه التكاليف بسبب ازدياد عدد طبقات القناع التي يجب طباعتها بأصغر مسافة بين الطبقات، وانخفاض الإنتاجية الناتج عن طباعة هذا العدد الكبير من الطبقات في أحدث التقنيات. بالنسبة لتصميمات الدوائر المتكاملة الجديدة، يُؤخذ هذا في الاعتبار عند حساب تكاليف النماذج الأولية والإنتاج.

يُقلَّص سُمك البوابة، وهو بُعدٌ هامٌ آخر، إلى 1.2  نانومتر فقط (إنتل). تعزل بضع ذرات فقط جزء "المفتاح" في الترانزستور، مما يسمح بتدفق الشحنة عبره. ينتج هذا التسريب غير المرغوب فيه عن ظاهرة النفق الكمومي . يجب دمج التركيب الكيميائي الجديد لعوازل البوابة ذات ثابت العزل الكهربائي العالي مع التقنيات الحالية، بما في ذلك انحياز الركيزة وفولتيات العتبة المتعددة، لمنع التسريب من استهلاك الطاقة بشكلٍ مُفرط.

تُظهر أوراق مؤتمر IEDM الصادرة عن شركة إنتل في أعوام 2002 و2004 و2005 اتجاهًا صناعيًا يتمثل في عدم قدرة أحجام الترانزستورات على التوسع بالتوازي مع أبعاد المكونات الأخرى (إذ لم يتغير عرض البوابة إلا من 220  نانومتر إلى 210  نانومتر عند الانتقال من تقنيات 90  نانومتر إلى 65 نانومتر). ومع ذلك، تستمر الوصلات البينية (المعدنية والبوليمرية) في التصغير، مما يقلل من مساحة الشريحة وتكلفتها، بالإضافة إلى تقصير المسافة بين الترانزستورات، ما يؤدي إلى أجهزة ذات أداء أعلى وتعقيد أكبر مقارنةً بالتقنيات السابقة. تتميز عملية تصنيع إنتل بتقنية 65 نانومتر بكثافة ترانزستورات تبلغ 2.08 مليون ترانزستور لكل مليمتر مربع (MTr/mm2). [ 2 ] 

 مثال: عملية فوجيتسو 65 نانومتر

  • طول البوابة: من 30  نانومتر (عالي الأداء) إلى 50  نانومتر (منخفض الطاقة)
  • جهد النواة: 1.0  فولت
  • 11 طبقة توصيل نحاسية باستخدام السيليكا النانوية المتكتلة كعازل منخفض للغاية (κ=2.25)
  • خطوة المعدن 1: 180  نانومتر
  • مصدر/مصرف سيليسيد النيكل
  • سمك طبقة أكسيد البوابة: 1.9  نانومتر (n)، 2.1  نانومتر (p)

يوجد في الواقع إصداران من العملية: CS200، الذي يركز على الأداء العالي، وCS200A، الذي يركز على الطاقة المنخفضة.

[ 3 ] [ 4 ]

معالجات تستخدم  تقنية تصنيع 65 نانومتر

مراجع

  1. ↑ خارطة طريق الصناعة لعام 2006 مؤرشفة في 27 سبتمبر 2007، في Wayback Machine ، الجدول 40أ.
  2. ↑ "مراجعة معمقة لمعالجات إنتل كانون ليك وكور i3-8121U بتقنية 10 نانومتر" . مؤرشفة من الأصل بتاريخ 30 يناير 2019.
  3. ↑ «فوجيتسو تُقدّم تقنية معالجة عالمية المستوى بدقة 65 نانومتر للخوادم المتقدمة وتطبيقات الأجهزة المحمولة» . فوجيتسو (بيان صحفي). صني فيل، كاليفورنيا. 20 سبتمبر 2005. مؤرشف من الأصل في 27 سبتمبر 2011. تم الاطلاع عليه في 10 أغسطس 2008 .
  4. ↑ كيم، بول (7 فبراير 2006). تقنية معالجة CMOS 65 نانومتر (ملف PDF) . ديزاين كون. فوجيتسو .
  5. ↑ "" 65nm 対応の半導体設備を導入.3年間で2,000億円の投資" . pc.watch.impress.co.jp . أرشفة من الإصدار الأصلي في 13 آب 2016.
  6. ↑ "عائلة معالجات تطبيقات الوسائط المتعددة OMAP 3" (ملف PDF) . شركة تكساس إنسترومنتس . 2007. ص 1. 
  7. ↑ غرونر، فولفغانغ (3 مايو 2007). "شركة AMD تُجهّز معالجات Turion X2 بتقنية 65 نانومتر" . تي جي ديلي . مؤرشف من الأصل في 13 سبتمبر 2007. تم الاطلاع عليه في 4 مارس 2008 .
  8. ↑ "المعالج الدقيق Elbrus-4C" .
  9. ^ "FФГУ ФНЦ НИИСИ RAН: Разработка СБИС" .

مصادر

  • "إنتل ستخفض تسريب بريسكوت بنسبة 75% عند تقنية 65 نانومتر" . ذا ريجستر. 31 أغسطس 2004. تم الاطلاع عليه بتاريخ 25 أغسطس 2007 .
  • نموذج هندسي لنواة "يوناه" بنتيوم إم ، منتدى الدفاع الإسرائيلي، ربيع 2005، إكستريم تك
  • "معالج AMD بتقنية 65 نانو سيليكون جاهز للاستخدام" . صحيفة ذا إنكوايرر. 2 سبتمبر 2005. مؤرشف من الأصل في 25 نوفمبر 2005. تم الاطلاع عليه في 25 أغسطس 2007 .
يسبقها  90 نانومتر​ عمليات تصنيع MOSFETتلتها  بفارق 45  نانومتر