بنية IBM POWER

📅 آخر تحديث: ٢٤ يوليو ٢٠٢٦
✍️ نُشر في: ٢٤ يوليو ٢٠٢٦
📷 يحتوي على 2 صور
الموسوعة الحرة

معالج IBM POWER هو معالج ذو بنية مجموعة تعليمات مُصغّرة (RISC) طورته شركة IBM . الاسم هو اختصار لعبارة " تحسين الأداء باستخدام RISC المُحسّن" . [ 1 ]

استُخدمت بنية مجموعة التعليمات (ISA) في معالجات IBM الدقيقة عالية الأداء خلال أوائل التسعينيات، واستُخدمت في العديد من خوادم IBM وأجهزة الكمبيوتر الصغيرة ومحطات العمل وأجهزة الكمبيوتر العملاقة . تُسمى هذه المعالجات POWER1 (RIOS-1، RIOS.9، RSC ، RAD6000 ) و POWER2 (POWER2، POWER2+، P2SC).

تطورت بنية مجموعة تعليمات المعالج (ISA) إلى بنية مجموعة تعليمات PowerPC ، ثم أُهملت في عام 1998 عندما طرحت شركة IBM معالج POWER3 الذي كان في الأساس معالج PowerPC 32/64 بت، ولكنه تضمن ميزات بنية IBM POWER للتوافق مع الإصدارات السابقة . ثم تم التخلي عن بنية IBM POWER الأصلية. وتطورت PowerPC مرة أخرى إلى بنية Power ISA في عام 2006.

مخطط يوضح تطور مختلف مجموعات تعليمات المعالجات POWER و PowerPC و Power

تواصل شركة IBM تطوير معالجات PowerPC الدقيقة لاستخدامها في منتجاتها من الدوائر المتكاملة الخاصة بالتطبيقات (ASIC). وتعتمد العديد من التطبيقات ذات الإنتاج الضخم على معالجات PowerPC.

تاريخ

مشروع البحث 801

في عام 1974، بدأت شركة IBM مشروعًا يهدف إلى إنشاء شبكة تحويل هاتفية ضخمة ذات قدرة استيعابية محتملة تصل إلى 300 مكالمة في الثانية على الأقل. وتوقعت الشركة أن يتطلب كل اتصال 20,000 تعليمة حاسوبية مع الحفاظ على استجابة فورية، لذا اعتُبر معالج ذو أداء 12 مليون تعليمة في الثانية (MIPS) ضروريًا. [ 2 ] كان هذا المطلب طموحًا للغاية في ذلك الوقت، ولكن تبيّن أنه يمكن الاستغناء عن الكثير من تعقيدات وحدات المعالجة المركزية (CPU) المعاصرة، إذ أن هذا الجهاز سيقتصر دوره على تنفيذ عمليات الإدخال والإخراج ، والتفرع، وجمع البيانات بين المسجلات ، ونقل البيانات بين المسجلات والذاكرة، ولن يحتاج إلى تعليمات خاصة لإجراء عمليات حسابية معقدة.

ستُعرف فلسفة التصميم البسيطة هذه، التي يتم بموجبها تحديد كل خطوة من خطوات العملية المعقدة بشكل صريح بواسطة تعليمات آلة واحدة، ويجب إكمال جميع التعليمات في نفس الوقت الثابت، فيما بعد باسم RISC .

بحلول عام 1975، أُلغي مشروع مقسم الهاتف دون وجود نموذج أولي. ومع ذلك، من التقديرات المستقاة من عمليات المحاكاة التي أُجريت في السنة الأولى من المشروع، بدا أن المعالج الذي كان يُصمم لهذا المشروع قد يكون معالجًا واعدًا جدًا للأغراض العامة، لذا استمر العمل في مبنى مركز أبحاث توماس ج. واتسون رقم 801، على مشروع 801. [ 2 ]

مشروع الفهد لعام 1982

على مدى عامين في مركز أبحاث واتسون، تم استكشاف حدود التصميم 801 الفائقة ، مثل جدوى تنفيذ التصميم باستخدام وحدات وظيفية متعددة لتحسين الأداء، على غرار ما تم القيام به في نظام IBM System/360 Model 91 و CDC 6600 (على الرغم من أن Model 91 كان يعتمد على تصميم CISC )، لتحديد ما إذا كان بإمكان آلة RISC الحفاظ على تعليمات متعددة لكل دورة، أو ما هي تغييرات التصميم التي يجب إجراؤها على تصميم 801 للسماح بوحدات تنفيذ متعددة.

لزيادة الأداء، احتوى معالج شيتا على وحدات تنفيذ منفصلة للتفرع، والنقطة الثابتة ، والنقطة العائمة . [ 3 ] [ 4 ] أُجريت العديد من التغييرات على تصميم 801 للسماح بوحدات تنفيذ متعددة. كان من المخطط أصلاً تصنيع شيتا باستخدام تقنية منطق اقتران الباعث ثنائي القطب (ECL)، ولكن بحلول عام 1984، أتاحت تقنية أشباه الموصلات المعدنية المؤكسدة التكميلية ( CMOS ) زيادة في مستوى تكامل الدوائر مع تحسين أداء منطق الترانزستور.

مشروع أمريكا

في عام 1985، بدأت الأبحاث حول الجيل الثاني من معمارية RISC في مركز أبحاث توماس ج. واتسون التابع لشركة IBM، مما أدى إلى إنتاج "معمارية أمريكا"؛ [ 2 ] وفي عام 1986، بدأت شركة IBM أوستن بتطوير سلسلة RS/6000 ، استنادًا إلى تلك المعمارية. [ 3 ] [ 4 ]

قوة

في فبراير 1990، أُطلق على أول أجهزة كمبيوتر من شركة IBM التي تتضمن مجموعة تعليمات POWER اسم "RISC System/6000" أو RS/6000 . قُسّمت هذه الأجهزة إلى فئتين: محطات العمل والخوادم ، ومن ثمّ عُرفت باسمي POWERstation وPOWERserver. كان لوحدة المعالجة المركزية RS/6000 تكوينان: "RIOS-1" و"RIOS.9" (أو الأكثر شيوعًا " POWER1 "). احتوى تكوين RIOS-1 على 10 رقاقات منفصلة: رقاقة ذاكرة تخزين مؤقت للتعليمات، رقاقة نقطة ثابتة، رقاقة نقطة عائمة، 4 رقاقات ذاكرة تخزين مؤقت للبيانات ، رقاقة تحكم في التخزين، رقاقات إدخال/إخراج، ورقاقة ساعة. أما تكوين RIOS.9 الأقل تكلفة، فكان يحتوي على 8 رقاقات منفصلة: رقاقة ذاكرة تخزين مؤقت للتعليمات، رقاقة نقطة ثابتة، رقاقة نقطة عائمة، رقاقات ذاكرة تخزين مؤقت للبيانات، رقاقة تحكم في التخزين، رقاقة إدخال/إخراج، ورقاقة ساعة.

تم تطوير تطبيق RIOS أحادي الشريحة، RSC (اختصارًا لـ " RISC Single Chip ")، لأجهزة RS/6000 منخفضة التكلفة؛ تم إصدار أول الأجهزة التي تستخدم RSC في عام 1992.

باور 2

بدأت شركة IBM مشروع معالج POWER2 كخليفة لمعالج POWER1 قبل عامين من تأسيس تحالف Apple/IBM/Motorola في أوستن، تكساس عام 1991. ورغم تأثر المشروع بتحويل الموارد لدعم تحالف Apple/IBM/Motorola، استغرق تطوير POWER2 خمس سنوات من البداية وحتى شحن النظام. وبفضل إضافة وحدة حسابية ثانية ثابتة النقطة، ووحدة حسابية ثانية عائمة النقطة ، وتحسينات أخرى في الأداء، حقق POWER2 أداءً رائدًا عند الإعلان عنه في نوفمبر 1993.

New instructions were also added to the instruction set:

لدعم خطي إنتاج RS/6000 وRS/6000 SP2 في عام 1996، كلفت شركة IBM فريق تصميم خاص بها بتنفيذ نسخة أحادية الشريحة من معالج POWER2، وهي P2SC ("شريحة POWER2 الفائقة")، خارج تحالف Apple/IBM/Motorola، باستخدام أحدث تقنيات CMOS-6S وأكثرها كثافة من IBM. جمعت P2SC جميع مكونات ذاكرة التخزين المؤقت للتعليمات، ووحدات الحساب الثابتة، ووحدات الحساب العائمة، ووحدات التحكم في التخزين، وذاكرة التخزين المؤقت للبيانات في شريحة واحدة ضخمة. عند طرحها، كانت P2SC أكبر معالج في الصناعة من حيث الحجم وعدد الترانزستورات. على الرغم من التحديات التي فرضها حجمها وتعقيدها وتقنية CMOS المتقدمة، فقد تم شحن أول نسخة جاهزة من المعالج، وحققت أداءً رائدًا في الحساب العائم عند الإعلان عنها. استُخدمت P2SC في حاسوب IBM Deep Blue العملاق لألعاب الشطرنج عام 1997، والذي هزم بطل العالم في الشطرنج غاري كاسباروف . بفضل وحدات الحساب النقطي المزدوجة المتطورة MAF وواجهات الذاكرة الواسعة ذات زمن الاستجابة المنخفض، استهدف معالج P2SC بشكل أساسي التطبيقات الهندسية والعلمية. وخلفه لاحقًا معالج POWER3، الذي تضمن دعمًا لتقنية 64 بت، وإمكانية المعالجة المتعددة المتناظرة (SMP)، وانتقالًا كاملًا إلى معالجات PowerPC، بالإضافة إلى وحدات الحساب النقطي المزدوجة المتطورة MAF الموجودة في P2SC.

الهندسة المعمارية

تاريخ هندسة الطاقة

يُعد تصميم POWER امتدادًا مباشرًا لوحدة المعالجة المركزية 801 ، والتي تُعتبر على نطاق واسع أول تصميم حقيقي لمعالج RISC. وقد استُخدمت وحدة المعالجة المركزية 801 في عدد من التطبيقات داخل أجهزة IBM. [ 2 ]

في نفس الوقت تقريبًا الذي تم فيه إطلاق جهاز PC/RT، بدأت شركة IBM مشروع أمريكا ، لتصميم أقوى وحدة معالجة مركزية في السوق. وكان اهتمامهم الرئيسي منصبًا على حل مشكلتين في تصميم 801:

  • كان المعالج 801 يتطلب إكمال جميع التعليمات في دورة ساعة واحدة ، مما حال دون استخدام تعليمات الفاصلة العائمة .
  • على الرغم من أن وحدة فك التشفير تم دمجها كأثر جانبي لهذه العمليات أحادية الدورة، إلا أنها لم تستخدم التأثيرات فائقة القياس .

أصبح الحساب النقطي محورًا رئيسيًا لمشروع أمريكا، وتمكنت شركة IBM من استخدام خوارزميات جديدة طُوّرت في أوائل ثمانينيات القرن الماضي، والتي تدعم عمليات الضرب والقسمة بدقة مضاعفة 64 بت في دورة واحدة. كان جزء وحدة الحساب النقطي (FPU) من التصميم منفصلًا عن وحدة فك تشفير التعليمات وأجزاء معالجة الأعداد الصحيحة، مما سمح لوحدة فك التشفير بإرسال التعليمات إلى كلٍ من وحدة الحساب النقطي ووحدة الحساب والمنطق ( ALU ) في آنٍ واحد. أكملت IBM هذا التصميم بوحدة فك تشفير تعليمات معقدة، قادرة على جلب تعليمة، وفك تشفير أخرى، وإرسال إحداهما إلى وحدة الحساب والمنطق ووحدة الحساب النقطي في الوقت نفسه، مما أدى إلى ظهور أحد أوائل تصميمات وحدات المعالجة المركزية فائقة التوازي المستخدمة.

استخدم النظام 32 مسجلاً للأعداد الصحيحة من نوع 32 بت ، و32 مسجلاً آخر للأعداد العشرية من نوع 64 بت، كل منها في وحدة مستقلة. كما تضمنت وحدة التفرع عددًا من المسجلات "الخاصة" لاستخدامها الخاص، بما في ذلك عداد البرنامج .

من الميزات الأخرى المثيرة للاهتمام في هذه البنية نظام عناوين افتراضي يربط جميع العناوين بمساحة 52 بت. وبهذه الطريقة، يمكن للتطبيقات مشاركة الذاكرة في مساحة "مسطحة" 32 بت، ويمكن لكل برنامج أن يمتلك كتلًا مختلفة من 32 بت.

يصف الملحق E من الكتاب الأول: بنية مجموعة تعليمات المستخدم PowerPC من كتاب بنية PowerPC، الإصدار 2.02 [ 5 ] الاختلافات بين بنية مجموعة تعليمات POWER و POWER2 وإصدار بنية مجموعة تعليمات PowerPC التي تم تنفيذها بواسطة POWER5.

انظر أيضاً

مراجع

  1. ↑ باكوغلو، إتش بي؛ غروهوسكي، جي إف؛ مونتوي، آر كيه (يناير 1990). "معالج IBM RISC System/6000: نظرة عامة على الأجهزة". مجلة IBM للبحوث والتطوير . 34 (1): 12-22 . doi : 10.1147/rd.341.0012 .
  2. 1 2 3 4 كوك، ج.؛ ماركشتاين، ف. (يناير 1990). "تطور تقنية RISC في شركة IBM" (ملف PDF) . مجلة IBM للبحوث والتطوير . 34 (1): 4-11 . doi : 10.1147/rd.341.0004 .
  3. 1 2 جون بول شين؛ ميكو هـ. ليباستي (30 يوليو 2013). تصميم المعالجات الحديثة: أساسيات المعالجات فائقة القياس . دار نشر ويفلاند. ص 380. ISBN  9781478610762.
  4. 1 2 جي. إف. غروهوسكي (يناير 1990). "تنظيم الآلة لمعالج IBM RISC System/6000". مجلة IBM للبحوث والتطوير . 34 (1): 37-58 . doi : 10.1147/rd.341.0037 .
  5. ↑ "كتاب هندسة معالجات باور بي سي، الإصدار 2.02" . شركة آي بي إم . مؤرشف من الأصل بتاريخ 29-11-2020.
ملحوظات
  • بيكوفر، كاليفورنيا، محرر. (يناير 1990). "مشكلة معالج IBM RISC System/6000" . مجلة IBM للبحوث والتطوير . 34 (1).
  • أندرسون، س.؛ بيل، ر.؛ هاج، ج.؛ وآخرون  . (1998). الحوسبة العلمية والتقنية RS/6000: دليل مقدمة وضبط معالج POWER3 (ملف PDF) . شركة IBM. SG24-5155-00. مؤرشف من النسخة الأصلية (ملف PDF) بتاريخ 21 مارس 2012.- يقدم المزيد من المعلومات حول POWER1 و POWER2 و POWER3
  • سولتيس، فرانك ج. (1997). نظرة داخلية على AS/400: عرض سلسلة AS/400e، الطبعة الثانية . مطبعة شارع 29. الصفحات 13-48 . ISBN  978-1-882419-66-1.

للمزيد من القراءة

  • فايس، شلومو؛ سميث، جيمس إدوارد (1994). باور وباور بي سي . مورغان كوفمان. ISBN 978-1558602793.— الأجزاء ذات الصلة: الفصل 1 (بنية POWER)، الفصل 2 (كيفية تنفيذ البنية)، الفصل 6 (الإضافات التي قدمتها بنية POWER2)، الملحقان أ ​​و ج (يصفان جميع تعليمات POWER)، الملحق و (يصف الاختلافات بين بنيتي POWER و PowerPC)
  • ديوار، روبرت بي كي؛ سموسنا، ماثيو (1990). المعالجات الدقيقة: وجهة نظر المبرمج . ماكجرو هيل.— يصف الفصل الثاني عشر بنية POWER (المشار إليها باسم RIOS، وهو اسمها السابق) وأصولها