هندسة IBM POWER
| هندسة POWER و PowerPC و Power ISA |
|---|
| NXP (سابقًا Freescale وMotorola) |
| آي بي إم |
|
| IBM/Nintendo |
| Other |
| Related links |
| Cancelled in gray, historic in italic |
IBM POWER هي بنية مجموعة تعليمات حاسوبية ذات مجموعة تعليمات مخفضة (RISC) طورتها شركة IBM . الاسم هو اختصار لـ Performance Optimization With Enhanced RISC . [1]
تم استخدام ISA كأساس للمعالجات الدقيقة عالية الجودة من IBM خلال التسعينيات وتم استخدامها في العديد من خوادم IBM وأجهزة الكمبيوتر الصغيرة ومحطات العمل وأجهزة الكمبيوتر العملاقة . تسمى هذه المعالجات POWER1 (RIOS-1 وRIOS.9 و RSC و RAD6000 ) و POWER2 (POWER2 وPOWER2+ وP2SC).
تطورت ISA إلى بنية مجموعة تعليمات PowerPC وتم إيقاف استخدامها في عام 1998 عندما قدمت IBM معالج POWER3 الذي كان في الأساس معالج PowerPC 32/64 بت ولكنه تضمن بنية IBM POWER للتوافق مع الإصدارات السابقة . ثم تم التخلي عن بنية IBM POWER الأصلية. تطور PowerPC إلى Power ISA الثالث في عام 2006.
تستمر شركة IBM في تطوير أنوية المعالجات الدقيقة PowerPC لاستخدامها في عروض الدوائر المتكاملة المخصصة للتطبيقات (ASIC). [ بحاجة لمصدر ] تتضمن العديد من التطبيقات ذات الحجم الكبير أنوية PowerPC.
تاريخ
مشروع البحث 801
في عام 1974، بدأت شركة آي بي إم مشروعًا بهدف تصميم إنشاء شبكة تحويل هاتف كبيرة ذات قدرة محتملة على التعامل مع ما لا يقل عن 300 مكالمة في الثانية. كان من المتوقع أن تكون هناك حاجة إلى 20000 تعليمة آلية للتعامل مع كل مكالمة مع الحفاظ على استجابة في الوقت الفعلي، لذلك اعتُبر معالج بأداء 12 MIPS ضروريًا. [2] كان هذا المطلب طموحًا للغاية في ذلك الوقت، ولكن تم إدراك أنه يمكن الاستغناء عن قدر كبير من تعقيد وحدات المعالجة المركزية المعاصرة، حيث لن تحتاج هذه الآلة إلا إلى إجراء عمليات الإدخال والإخراج ، والتفرعات، وإضافة سجل - سجل، ونقل البيانات بين السجلات والذاكرة، ولن تكون هناك حاجة إلى تعليمات خاصة لإجراء عمليات حسابية ثقيلة.
هذه الفلسفة التصميمية البسيطة، حيث يتم تحديد كل خطوة من عملية معقدة بشكل صريح من خلال تعليمات آلة واحدة، ويجب إكمال جميع التعليمات في نفس الوقت الثابت، ستُعرف لاحقًا باسم RISC .
بحلول عام 1975، تم إلغاء مشروع مفتاح الهاتف دون وجود نموذج أولي. ومع ذلك، من التقديرات من عمليات المحاكاة التي تم إنتاجها في العام الأول للمشروع، بدا الأمر وكأن المعالج المصمم لهذا المشروع يمكن أن يكون معالجًا واعدًا جدًا للأغراض العامة، لذلك استمر العمل في مبنى مركز أبحاث توماس جيه واتسون رقم 801، على مشروع 801. [2]
مشروع الفهد 1982
لمدة عامين في مركز واتسون للأبحاث، تم استكشاف حدود التصميم الفائق القياس 801، مثل جدوى تنفيذ التصميم باستخدام وحدات وظيفية متعددة لتحسين الأداء، على غرار ما تم القيام به في IBM System/360 Model 91 و CDC 6600 (على الرغم من أن النموذج 91 كان يعتمد على تصميم CISC )، لتحديد ما إذا كان جهاز RISC يمكنه الحفاظ على تعليمات متعددة لكل دورة، أو ما هي تغييرات التصميم التي يجب إجراؤها على تصميم 801 للسماح بوحدات تنفيذ متعددة.
لزيادة الأداء، كان لدى Cheetah وحدات تنفيذ منفصلة فرعية ونقطة ثابتة ونقطة عائمة . [3] [4] تم إجراء العديد من التغييرات على تصميم 801 للسماح بوحدات تنفيذ متعددة. كان من المخطط في الأصل تصنيع Cheetah باستخدام تقنية المنطق المقترن بالباعث ثنائي القطب (ECL)، ولكن بحلول عام 1984، وفرت تقنية أشباه الموصلات المعدنية التكميلية ( CMOS ) زيادة في مستوى تكامل الدائرة مع تحسين أداء منطق الترانزستور.
مشروع أمريكا
في عام 1985، بدأ البحث في الجيل الثاني من بنية RISC في مركز أبحاث توماس جيه واتسون التابع لشركة IBM، مما أدى إلى إنتاج "بنية أمريكا"؛ [2] في عام 1986، بدأت شركة IBM Austin في تطوير سلسلة RS/6000 ، استنادًا إلى تلك البنية. [3] [4]
قوة
في فبراير 1990، تم تسمية أول أجهزة كمبيوتر من IBM تتضمن مجموعة تعليمات POWER باسم "RISC System/6000" أو RS/6000 . تم تقسيم أجهزة كمبيوتر RS/6000 هذه إلى فئتين، محطات العمل والخوادم ، ومن ثم تم تقديمها باسم POWERstation وPOWERserver. كان لوحدة المعالجة المركزية RS/6000 تكوينان، يُطلق عليهما "RIOS-1" و"RIOS.9" (أو بشكل أكثر شيوعًا وحدة المعالجة المركزية " POWER1 "). كان لتكوين RIOS-1 ما مجموعه 10 شرائح منفصلة - شريحة ذاكرة تخزين مؤقتة للتعليمات، وشريحة نقطة ثابتة، وشريحة نقطة عائمة، و4 شرائح ذاكرة تخزين مؤقت للبيانات ، وشريحة تحكم في التخزين، وشرائح إدخال/إخراج، وشريحة ساعة. كان لتكوين RIOS.9 الأقل تكلفة 8 شرائح منفصلة - شريحة ذاكرة تخزين مؤقتة للتعليمات، وشريحة نقطة ثابتة، وشريحة نقطة عائمة، وشريحتي ذاكرة تخزين مؤقت للبيانات، وشريحة تحكم في التخزين، وشريحة إدخال/إخراج، وشريحة ساعة.
تم تطوير تنفيذ أحادي الشريحة لنظام RIOS، RSC (اختصار لـ " RISC Single Chip ")، لأجهزة RS/6000 ذات المواصفات المنخفضة؛ وتم إصدار أول أجهزة تستخدم RSC في عام 1992.
باور 2
بدأت شركة IBM جهود معالج POWER2 كخليفة لمعالج POWER1 قبل عامين من إنشاء تحالف Apple/IBM/Motorola عام 1991 في أوستن بولاية تكساس . وعلى الرغم من تأثره بتحويل الموارد لبدء جهود Apple/IBM/Motorola، فقد استغرق POWER2 خمس سنوات من البداية إلى شحن النظام. ومن خلال إضافة وحدة ثابتة ثانية ووحدة عائمة ثانية وتحسينات أداء أخرى إلى التصميم، حقق POWER2 أداءً رائدًا عندما تم الإعلان عنه في نوفمبر 1993.
تمت إضافة تعليمات جديدة أيضًا إلى مجموعة التعليمات:
- تعليمات تخزين الكلمات الرباعية . تعمل تعليمات تحميل الكلمات الرباعية على نقل قيمتين متجاورتين بدقة مزدوجة إلى سجلين متجاورين من الأرقام ذات الفاصلة العائمة.
- تعليمات الجذر التربيعي للأجهزة .
- تعليمات تحويل النقطة العائمة إلى عدد صحيح .
لدعم خطوط إنتاج RS/6000 وRS/6000 SP2 في عام 1996، قامت شركة IBM بتكليف فريق التصميم الخاص بها بتنفيذ نسخة أحادية الشريحة من POWER2، وهي P2SC ("POWER2 Super Chip")، خارج تحالف Apple/IBM/Motorola في عملية CMOS-6S الأكثر تقدمًا وكثافة من IBM. جمعت P2SC جميع شرائح ذاكرة التخزين المؤقتة للتعليمات POWER2 المنفصلة، والنقطة الثابتة، والنقطة العائمة، والتحكم في التخزين، وذاكرة التخزين المؤقتة للبيانات على شريحة واحدة ضخمة. في وقت تقديمه، كان P2SC هو أكبر معالج وأعلى عدد ترانزستورات في الصناعة. على الرغم من تحدي حجمه وتعقيده وعملية CMOS المتقدمة، فقد كان من الممكن شحن أول إصدار من المعالج، وكان له أداء نقطة عائمة رائد في الوقت الذي تم الإعلان عنه. كان P2SC هو المعالج المستخدم في جهاز الكمبيوتر العملاق IBM Deep Blue للعب الشطرنج عام 1997 والذي هزم أستاذ الشطرنج الكبير غاري كاسباروف . بفضل وحدات MAF العائمة المزدوجة المتطورة وواجهات الذاكرة الضخمة ذات الكمون المنخفض، كان P2SC يستهدف في المقام الأول التطبيقات الهندسية والعلمية. وفي النهاية، حل P2SC محل POWER3، الذي تضمن 64 بت، وإمكانية SMP، والانتقال الكامل إلى PowerPC بالإضافة إلى وحدات MAF العائمة المزدوجة المتطورة في P2SC.
الهندسة المعمارية
ينحدر تصميم POWER مباشرة من وحدة المعالجة المركزية 801 ، والتي تعتبر على نطاق واسع أول تصميم حقيقي لمعالج RISC. تم استخدام 801 في عدد من التطبيقات داخل أجهزة IBM. [2]
في نفس الوقت تقريبًا الذي تم فيه إطلاق PC/RT، بدأت شركة IBM مشروع America ، لتصميم أقوى وحدة معالجة مركزية في السوق. كانت الشركة مهتمة بشكل أساسي بإصلاح مشكلتين في تصميم 801:
- يتطلب 801 إكمال جميع التعليمات في دورة ساعة واحدة ، مما يمنع تعليمات النقطة العائمة .
- على الرغم من أن فك التشفير تم وضعه كأثر جانبي لهذه العمليات ذات الدورة الواحدة، إلا أنه لم يستخدم تأثيرات فائقة التسارع .
أصبحت النقطة العائمة محورًا لمشروع أمريكا، وتمكنت IBM من استخدام خوارزميات جديدة تم تطويرها في أوائل الثمانينيات يمكنها دعم عمليات الضرب والقسمة بدقة 64 بت في دورة واحدة. كان جزء FPU من التصميم منفصلًا عن فك تشفير التعليمات وأجزاء الأعداد الصحيحة، مما يسمح لفك التشفير بإرسال التعليمات إلى كل من وحدات تنفيذ FPU و ALU (الأعداد الصحيحة) في نفس الوقت. استكملت IBM هذا بفك تشفير تعليمات معقد يمكنه جلب تعليمة واحدة وفك تشفير أخرى وإرسالها إلى ALU و FPU في نفس الوقت، مما أدى إلى أحد أول تصميمات وحدة المعالجة المركزية الفائقة قيد الاستخدام.
استخدم النظام 32 سجلًا صحيحًا بطول 32 بتًا و32 سجلًا آخرًا بفاصلة عائمة بطول 64 بتًا، كل منها في وحدته الخاصة. كما تضمنت وحدة الفرع عددًا من السجلات "الخاصة" لاستخدامها الخاص، بما في ذلك عداد البرنامج .
من بين الميزات المثيرة للاهتمام الأخرى للهندسة المعمارية نظام العناوين الافتراضية الذي يربط جميع العناوين في مساحة 52 بت. وبهذه الطريقة، يمكن للتطبيقات مشاركة الذاكرة في مساحة "مسطحة" 32 بت، ويمكن أن تحتوي جميع البرامج على كتل مختلفة من 32 بت لكل منها.
الملحق E من الكتاب الأول: بنية مجموعة تعليمات مستخدم PowerPC لكتاب بنية PowerPC، الإصدار 2.02 [5] يصف الاختلافات بين بنيات مجموعة تعليمات POWER وPOWER2 وإصدار بنية مجموعة تعليمات PowerPC التي تم تنفيذها بواسطة POWER5.
انظر أيضا
مراجع
- ^ Bakoglu, HB; Grohoski, GF; Montoye, RK (يناير 1990). "معالج IBM RISC System/6000: نظرة عامة على الأجهزة". مجلة IBM للبحث والتطوير . 34 (1): 12–22. doi :10.1147/rd.341.0012.
- ^ abcd Cocke, J.; Markstein, V. (January 1990). "The evolution of RISC technology at IBM" (PDF) . مجلة IBM للبحث والتطوير . 34 (1): 4–11. doi :10.1147/rd.341.0004.
- ^ من تأليف جون بول شين؛ ميكو إتش. ليباستي (30 يوليو 2013). تصميم المعالج الحديث: أساسيات المعالجات الفائقة التسارع. دار ويفلاند للنشر. ص 380. رقم ISBN 9781478610762.
- ^ ab GF Grohoski (يناير 1990). "تنظيم الآلة لمعالج IBM RISC System/6000". مجلة IBM للبحث والتطوير . 34 (1): 37-58. doi :10.1147/rd.341.0037.
- ^ "PowerPC Architecture Book, Version 2.02". مؤرشف من الأصل في 2020-11-29.
- ملحوظات
- بيكوفر، كاليفورنيا، محرر (يناير 1990). "مشكلة معالج IBM RISC System/6000". مجلة IBM للبحث والتطوير . 34 (1).
- أندرسون، س.؛ بيل، ر.؛ هاج، ج.؛ وآخرون. (1998). الحوسبة العلمية والتقنية RS/6000: مقدمة ودليل ضبط POWER3 (PDF) . شركة آي بي إم. SG24-5155-00. مؤرشف من الأصل (PDF) في 2012-03-21.- يقدم مزيدًا من المعلومات حول POWER1 وPOWER2 وPOWER3
- سولتيس، فرانك جي. (1997). داخل AS/400: عرض سلسلة AS/400e، الطبعة الثانية . 29th Street Press. ص. 13-48. ISBN 978-1-882419-66-1.
قراءة إضافية
- فايس، شلومو؛ سميث، جيمس إدوارد (1994). POWER وPowerPC . مورجان كوفمان. ISBN 978-1558602793.— الأجزاء ذات الصلة: الفصل 1 (هندسة POWER)، الفصل 2 (كيفية تنفيذ الهندسة)، الفصل 6 (الإضافات التي أدخلتها هندسة POWER2)، الملحقان A وC (يصفان جميع تعليمات POWER)، الملحق F (يصفان الاختلافات بين هندسة POWER وPowerPC)
- ديوار، روبرت بي كيه؛ سموسنا، ماثيو (1990). المعالجات الدقيقة: وجهة نظر المبرمج . ماكجرو هيل.— يصف الفصل 12 بنية POWER (المشار إليها باسم RIOS، وهو اسمها السابق) وأصولها
روابط خارجية
- القوة للناس في آلة Wayback (تم أرشفتها في 16 مايو 2008) - تاريخ IBM لـ POWER وPowerPC
- متى لا يكون PowerPC PowerPC؟ في آلة Wayback (تم أرشفته في 15 أبريل 2012) - تاريخ بنية POWER بقلم فرانك سولتيس
- 27 عامًا من IBM RISC على موقع Wayback Machine (تم أرشفته في 21 فبراير 2016)
| تاريخ | |||||||||
|---|---|---|---|---|---|---|---|---|---|
| منتجات |
| ||||||||
الكيانات التجارية |
| ||||||||
| مرافق |
| ||||||||
| المبادرات | |||||||||
| الاختراعات | |||||||||
| مصطلحات | |||||||||
| الرؤساء التنفيذيون |
| ||||||||
| مجلس إدارة | |||||||||
| آخر |
| ||||||||
| |||||||||
