الخلية القياسية

الموسوعة الحرة
رسم توضيحي لخلية قياسية صغيرة بثلاث طبقات معدنية ( تمت إزالة العازل ). الهياكل ذات اللون الرملي هي وصلات معدنية، والأعمدة الرأسية هي نقاط التلامس، وعادةً ما تكون عبارة عن سدادات من التنجستن. الهياكل ذات اللون المحمر هي بوابات من السيليكون متعدد التبلور، والجزء الصلب في الأسفل هو كتلة السيليكون البلوري.

في تصميم أشباه الموصلات ، تُعدّ منهجية الخلية القياسية طريقةً لتصميم الدوائر المتكاملة الخاصة بالتطبيقات (ASICs) ذات خصائص منطقية رقمية في الغالب. وتُعتبر هذه المنهجية مثالاً على تجريد التصميم، حيث يتم تغليف تخطيط الدوائر المتكاملة واسعة النطاق ( VLSI ) منخفض المستوى في تمثيل منطقي مجرد (مثل بوابة NAND ).

تُمكّن منهجية الخلايا - وهي الفئة العامة التي تنتمي إليها الخلايا القياسية - أحد المصممين من التركيز على الجانب عالي المستوى (الوظيفة المنطقية) للتصميم الرقمي، بينما يركز مصمم آخر على جانب التنفيذ (الجانب المادي). وبالتزامن مع التطورات في تصنيع أشباه الموصلات ، ساعدت منهجية الخلايا القياسية المصممين على تطوير الدوائر المتكاملة الخاصة بالتطبيقات (ASICs) من دوائر متكاملة بسيطة نسبيًا ذات وظيفة واحدة (تتكون من عدة آلاف من البوابات)، إلى أجهزة معقدة متعددة الملايين من البوابات على شريحة واحدة (SoC).

بناء خلية قياسية

الخلية القياسية هي مجموعة من الترانزستورات وهياكل التوصيل البيني التي توفر وظيفة منطقية بولية (مثل AND و OR و XOR و XNOR والعاكسات) أو وظيفة تخزين (قلاب أو مزلاج). [ 1 ] أبسط الخلايا هي تمثيلات مباشرة للوظائف البولية الأساسية NAND وNOR وXOR، على الرغم من شيوع استخدام خلايا ذات تعقيد أكبر بكثير (مثل جامع كامل ثنائي البت ، أو قلاب D-input متعدد المدخلات). تُسمى الوظيفة المنطقية البولية للخلية " عرضها المنطقي ": يتم تمثيل السلوك الوظيفي في شكل جدول حقيقة أو معادلة جبر بولية (للمنطق التوافقي)، أو جدول انتقال الحالة (للمنطق التتابعي ).

عادةً، يُطوَّر التصميم الأولي للخلية القياسية على مستوى الترانزستور، في صورة قائمة توصيلات الترانزستورات أو مخططها . تُعرَّف قائمة التوصيلات بأنها وصفٌ تفصيليٌّ للترانزستورات، وتوصيلاتها ببعضها البعض، ومنافذها (أطرافها) المتصلة بالبيئة الخارجية. يمكن إنشاء مخطط الدائرة باستخدام عدد من برامج التصميم بمساعدة الحاسوب (CAD) أو برامج أتمتة التصميم الإلكتروني (EDA) التي توفر واجهة مستخدم رسومية (GUI) لعملية إنشاء قائمة التوصيلات هذه. يستخدم المصممون برامج CAD إضافية، مثل SPICE، لمحاكاة السلوك الإلكتروني لقائمة التوصيلات، وذلك بتحديد إشارات الإدخال (موجات الجهد أو التيار) ثم حساب استجابة الدائرة في المجال الزمني (التناظري). تتحقق عمليات المحاكاة من مدى تنفيذ قائمة التوصيلات للوظيفة المطلوبة، وتتنبأ بمعايير أخرى ذات صلة، مثل استهلاك الطاقة أو تأخير انتشار الإشارة.

بما أن العرض المنطقي وعرض قائمة الشبكة مفيدان فقط للمحاكاة المجردة (الجبرية)، وليس لتصنيع الأجهزة، فإنه يجب تصميم التمثيل المادي للخلية القياسية أيضًا. يُعرف هذا العرض أيضًا باسم عرض التخطيط ، وهو أدنى مستوى من تجريد التصميم في ممارسات التصميم الشائعة. من منظور التصنيع، يُعد تخطيط VLSI للخلية القياسية هو العرض الأكثر أهمية، لأنه الأقرب إلى "مخطط التصنيع" الفعلي للخلية القياسية. يُنظم التخطيط في طبقات أساسية ، تُقابل الهياكل المختلفة لأجهزة الترانزستور، وطبقات توصيل الأسلاك وطبقات الوصلات ، التي تربط أطراف تكوينات الترانزستور. [ 1 ] عادةً ما تكون طبقات توصيل الأسلاك مرقمة ، ولها طبقات وصلات محددة تُمثل وصلات محددة بين كل طبقة متسلسلة. قد توجد أيضًا طبقات غير تصنيعية في التخطيط لأغراض أتمتة التصميم ، ولكن العديد من الطبقات المستخدمة صراحةً لبرامج CAD الخاصة بالتخطيط والتوجيه (PNR) غالبًا ما تُدرج في عرض تجريدي منفصل ولكنه مشابه . غالباً ما تحتوي طريقة العرض المجردة على معلومات أقل بكثير من طريقة التخطيط، وقد يمكن التعرف عليها كملف بتنسيق تبادل المكتبات (LEF) أو ما يعادله.

بعد إنشاء التصميم، تُستخدم أدوات التصميم بمساعدة الحاسوب (CAD) الإضافية لإجراء عدد من عمليات التحقق الشائعة. يتم إجراء فحص قواعد التصميم (DRC) للتحقق من أن التصميم يفي بمتطلبات المسبك ومتطلبات التصميم الأخرى. ثم يتم استخراج العناصر الطفيلية (PEX) لإنشاء قائمة توصيلات PEX تتضمن خصائص العناصر الطفيلية من التصميم. بعد ذلك، تتم مقارنة توصيلات العقد في قائمة التوصيلات هذه بتلك الموجودة في قائمة التوصيلات التخطيطية باستخدام إجراء مقارنة بين التصميم والتخطيط (LVS) للتحقق من تكافؤ نماذج التوصيل. [ 2 ]

يمكن بعد ذلك محاكاة قائمة شبكة PEX مرة أخرى (نظرًا لاحتوائها على خصائص طفيلية) للحصول على نماذج أكثر دقة للتوقيت والطاقة والضوضاء. غالبًا ما تُصنَّف هذه النماذج (تُضمَّن) بتنسيق Synopsys Liberty، ولكن يمكن استخدام تنسيقات Verilog أخرى أيضًا.

وأخيرًا، يمكن استخدام أدوات التخطيط والتوجيه القوية (PNR) لجمع كل شيء معًا وتوليف (إنشاء) تخطيطات التكامل واسع النطاق جدًا (VLSI)، بطريقة آلية، من قوائم الشبكات ومخططات الأرضيات ذات المستوى الأعلى.

بالإضافة إلى ذلك، يمكن استخدام عدد من أدوات التصميم بمساعدة الحاسوب (CAD) الأخرى للتحقق من صحة جوانب أخرى من عروض الخلايا ونماذجها. كما يمكن إنشاء ملفات أخرى لدعم الأدوات المختلفة التي تستخدم الخلايا القياسية لأسباب عديدة أخرى. تُعرف جميع هذه الملفات، التي تُنشأ لدعم استخدام جميع أنواع الخلايا القياسية، مجتمعةً باسم مكتبة الخلايا القياسية.

بالنسبة لدالة منطقية نموذجية، توجد العديد من قوائم توصيل الترانزستورات المتكافئة وظيفيًا. وبالمثل، بالنسبة لقائمة توصيل نموذجية، توجد العديد من التخطيطات المختلفة التي تتناسب مع معايير أداء قائمة التوصيل. يكمن التحدي الذي يواجه المصمم في تقليل تكلفة تصنيع تخطيط الخلية القياسية (عادةً عن طريق تقليل مساحة رقاقة الدائرة)، مع تلبية متطلبات سرعة الخلية واستهلاكها للطاقة. ونتيجة لذلك، يُعد تصميم الدوائر المتكاملة مهمة شاقة للغاية، على الرغم من وجود أدوات تصميم تُساعد في هذه العملية.

مكتبة

مكتبة الخلايا القياسية هي مجموعة من وظائف المنطق الإلكتروني منخفضة المستوى ، مثل AND وOR وNOT والقلابات والمثبتات والمخازن المؤقتة. تُصمم هذه الخلايا كخلايا مخصصة بالكامل ذات ارتفاع ثابت وعرض متغير. تكمن الميزة الرئيسية لهذه المكتبات في ارتفاعها الثابت، مما يسمح بوضعها في صفوف، ويسهل عملية التخطيط الرقمي الآلي. عادةً ما تكون هذه الخلايا عبارة عن تخطيطات مخصصة بالكامل مُحسّنة، مما يقلل من التأخير والمساحة.

تحتوي مكتبة الخلايا القياسية النموذجية على مكونين رئيسيين:

  1. قاعدة بيانات المكتبة - تتكون من عدد من العروض، تشمل عادةً عروض التخطيط، والمخططات، والرموز، والملخصات، وغيرها من العروض المنطقية أو عروض المحاكاة. ومن خلالها، يمكن استخلاص معلومات متنوعة بتنسيقات متعددة، منها تنسيق Cadence LEF، وتنسيق Synopsys Milkyway، اللذان يحتويان على معلومات مختصرة حول تخطيطات الخلايا، تكفي لأدوات التخطيط والتوجيه الآلية .
  2. ملخص التوقيت - بشكل عام بتنسيق Liberty ، لتوفير التعريفات الوظيفية والتوقيت والطاقة ومعلومات الضوضاء لكل خلية.

قد تحتوي مكتبة الخلايا القياسية أيضًا على المكونات الإضافية التالية: [ 3 ]

ومن الأمثلة على ذلك بوابة XOR المنطقية البسيطة، والتي يمكن تشكيلها من بوابات OR و NOT و AND.

تطبيق الخلية القياسية

بالمعنى الدقيق، تكفي دائرة NAND أو NOR ثنائية المدخلات لتكوين أي مجموعة دوال منطقية. لكن في تصميم الدوائر المتكاملة الخاصة بالتطبيقات (ASIC) الحديثة، تُستخدم منهجية الخلايا القياسية مع مكتبة (أو مكتبات) كبيرة من الخلايا. تحتوي المكتبة عادةً على تطبيقات متعددة لنفس الدالة المنطقية، تختلف في المساحة والسرعة. [ 3 ] يُحسّن هذا التنوع كفاءة أدوات التوليف والتوزيع والتوجيه الآلية (SPR). كما يمنح المصمم، بشكل غير مباشر، حرية أكبر في المفاضلة بين مزايا التنفيذ (المساحة مقابل السرعة مقابل استهلاك الطاقة). تُسمى المجموعة الكاملة من أوصاف الخلايا القياسية عادةً مكتبة تقنية . [ 3 ]

تستخدم أدوات أتمتة تصميم الإلكترونيات (EDA) المتوفرة تجاريًا مكتبات تقنية لأتمتة عمليات توليف وتحديد مواقع وتوجيه الدوائر المتكاملة الرقمية (ASIC). يتم تطوير مكتبة التقنية وتوزيعها من قبل مشغل مصنع الرقائق . وتُشكل هذه المكتبة (إلى جانب تنسيق قائمة الشبكة التصميمية) أساسًا لتبادل معلومات التصميم بين مختلف مراحل عملية تصنيع الدوائر المتكاملة.

توليف

باستخدام عرض الخلية المنطقي لمكتبة التقنية، تقوم أداة توليف المنطق بتحويل وصف مستوى نقل السجلات (RTL) الخاص بالدائرة المتكاملة الخاصة بالتطبيقات (ASIC) رياضيًا إلى قائمة توصيلات تعتمد على التقنية. هذه العملية مماثلة لمترجم البرامج الذي يحول قائمة برنامج C عالي المستوى إلى قائمة لغة تجميع تعتمد على المعالج.

قائمة الشبكة هي تمثيل تصميم الدائرة المتكاملة الخاصة بالتطبيقات (ASIC) على مستوى الخلية القياسية، وذلك على مستوى العرض المنطقي. وهي تتألف من نسخ من بوابات مكتبة الخلية القياسية، بالإضافة إلى توصيلات المنافذ بين هذه البوابات. تضمن تقنيات التركيب الصحيحة التكافؤ الرياضي بين قائمة الشبكة المُركّبة ووصف RTL الأصلي. لا تحتوي قائمة الشبكة على أي عبارات أو تصريحات RTL غير مُرتبطة.

تقوم أداة التركيب عالية المستوى بعملية تحويل وصف نماذج المستوى C ( SystemC ، ANSI C/C++) إلى قائمة شبكة تعتمد على التكنولوجيا.

التوظيف

تبدأ أداة التوزيع عملية التنفيذ المادي للدائرة المتكاملة الخاصة بالتطبيقات (ASIC). باستخدام مخطط ثنائي الأبعاد مُقدم من مصمم الدائرة المتكاملة، تُحدد أداة التوزيع مواقع كل بوابة في قائمة الشبكة. تحتوي قائمة شبكة البوابات المُوزعة الناتجة على الموقع الفعلي لكل خلية قياسية في قائمة الشبكة، مع الاحتفاظ بوصف مُجرد لكيفية توصيل أطراف البوابات ببعضها البعض.

عادةً ما تتميز الخلايا القياسية بحجم ثابت في بُعد واحد على الأقل، مما يسمح بترتيبها في صفوف على الدائرة المتكاملة . تتكون الشريحة من عدد هائل من الصفوف (مع وجود خطوط الطاقة والأرضي بجوار كل صف)، حيث يمتلئ كل صف بالخلايا المختلفة التي تُشكل التصميم الفعلي. تخضع عملية وضع البوابات لقواعد محددة: تُخصص لكل بوابة موقع فريد (حصري) على خريطة الشريحة. تُوضع البوابة مرة واحدة فقط، ولا يجوز لها أن تشغل موقع أي بوابة أخرى أو تتداخل معه.

التوجيه

باستخدام قائمة توصيل البوابات الموضوعة وعرض تخطيط المكتبة، يُضيف الموجّه خطوط توصيل الإشارة وخطوط إمداد الطاقة. تحتوي قائمة التوصيل الفيزيائية المُوجّهة بالكامل على قائمة البوابات من عملية التركيب، وموضع كل بوابة من عملية التحديد، والوصلات البينية المرسومة من عملية التوجيه.

جمهورية الكونغو الديمقراطية / لاس فيغاس

عيوب تصنيعية محاكاة، بما في ذلك عيوب الطباعة الحجرية، تظهر في وصلات معدنية صغيرة الحجم ذات خلايا قياسية.

يُعدّ كلٌّ من فحص قواعد التصميم (DRC) ومقارنة التخطيط بالمخطط (LVS) عمليتين للتحقق. [ 2 ] يتطلب تصنيع الأجهزة الموثوق به في نطاق الميكرومتر الفرعي الحديث ( 0.13 ميكرومتر وما دونه) التزامًا دقيقًا بقواعد تباعد الترانزستورات، وسُمك الطبقة المعدنية، وكثافة الطاقة. يقارن فحص قواعد التصميم (DRC) قائمة الشبكة المادية بشكل شامل مع مجموعة من "قواعد تصميم المسبك" (من مُشغّل المسبك)، ثم يُشير إلى أي انتهاكات مُلاحظة.

تؤكد عملية التحقق من التصميم (LVS) أن التصميم يطابق المخطط التوضيحي المرتبط به؛ وهذه عادةً ما تكون الخطوة الأخيرة في عملية التصميم. [ 2 ] تأخذ أداة LVS كمدخلات مخططًا توضيحيًا وعرضًا مستخرجًا من التصميم. ثم تُنشئ قائمة توصيلات من كل منهما وتقارن بينهما. تتم مقارنة العقد والمنافذ وأحجام الأجهزة. إذا كانت متطابقة، تجتاز LVS الاختبار ويمكن للمصمم المتابعة. تميل LVS إلى اعتبار أطراف الترانزستور مكافئة لترانزستور عريض جدًا. وبالتالي، فإن 4 ترانزستورات (عرض كل منها 1 ميكرومتر) متوازية، أو ترانزستور ذو 4 أطراف بعرض 1 ميكرومتر، أو ترانزستور بعرض 4 ميكرومتر، تُعامل جميعها بنفس الطريقة من قِبل أداة LVS. تُستمد وظائف ملفات .lib من نماذج SPICE وتُضاف كخاصية إلى ملف .lib.

في تصميم أشباه الموصلات، يُضمن أن تكون الخلايا القياسية متوافقة مع قواعد التحقق من التصميم (DRC) ومعايير مطابقة التخطيط للمخطط (LVS). يُحسّن هذا التوافق بشكل كبير من كفاءة عملية التصميم، مما يُقلل من وقت إنجاز العمل للمصممين. من خلال ضمان استيفاء هذه الخلايا لمعايير التحقق الأساسية، يُمكن للمصممين تبسيط دمج هذه المكونات في تصميمات الرقائق الأكبر، مما يُسهّل دورة تطوير أكثر سلاسة وسرعة.

منهجيات أخرى تعتمد على الخلايا

يُصنَّف "الخلية القياسية" ضمن فئة أوسع من عمليات أتمتة التصميم تُسمى التصميم القائم على الخلايا. وتُعدّ الدوائر المتكاملة الخاصة بالتطبيقات (ASICs) المُهيكلة ، ومصفوفات البوابات المنطقية القابلة للبرمجة (FPGAs) ، والدوائر المنطقية القابلة للبرمجة المعقدة (CPLDs) من بين أنواع التصميم القائم على الخلايا. من وجهة نظر المصمم، تشترك جميعها في نفس واجهة الإدخال الأمامية: وصف RTL للتصميم. ومع ذلك، تختلف التقنيات الثلاث اختلافًا جوهريًا في تفاصيل عملية SPR (التوليف، والتخطيط، والتوجيه) والتنفيذ المادي.

مقياس التعقيد

بالنسبة لتصميمات الخلايا القياسية الرقمية، على سبيل المثال في CMOS ، فإن المقياس الشائع المستقل عن التكنولوجيا لقياس التعقيد هو مكافئات البوابات (GE) .

انظر أيضاً

مراجع

  1. 1 2 أ. كانغ وآخرون: "التصميم الفيزيائي للدوائر المتكاملة واسعة النطاق: من تقسيم الرسم البياني إلى إغلاق التوقيت"، سبرينغر (2022)، doi : 10.1007/978-3-030-96415-3 ، ISBN 978-3-030-96414-6، الصفحات 11-13.
  2. 1 2 3 أ. كانغ وآخرون: "التصميم الفيزيائي للدوائر المتكاملة واسعة النطاق: من تقسيم الرسم البياني إلى إغلاق التوقيت"، سبرينغر (2022)، doi : 10.1007/978-3-030-96415-3 ، ISBN 978-3-030-96414-6، ص 9.
  3. 1 2 3 د. جانسن وآخرون، "دليل أتمتة التصميم الإلكتروني"، سبرينغر (2003)، doi : 10.1007/978-0-387-73543-6 ، ISBN 978-14-020-7502-5، الصفحات 398-420.
  • تقنية VLSI — يحتوي هذا الموقع على مواد داعمة لكتاب يؤلفه غراهام بيتلي بعنوان " فن تصميم مكتبات الخلايا القياسية".
  • جامعة ولاية أوكلاهوما - يحتوي هذا الموقع على مواد داعمة لمكتبة خلايا قياسية كاملة لنظام على شريحة، تستخدم أدوات متاحة للعموم وأدوات من تصميم Mentor Graphics/Synopsys/Cadence Design System

تتكون مساحات الخلايا القياسية في نظام CBIC من صفوف من الخلايا القياسية، مثل جدار مبني من الطوب.

  • جامعة فرجينيا للتكنولوجيا - هذه مكتبة خلايا قياسية طورتها شركة فرجينيا للتكنولوجيا VLSI للاتصالات (VTVT).