حاسوب ذو مجموعة تعليمات دنيا

📅 آخر تحديث: ٢٤ يوليو ٢٠٢٦
✍️ نُشر في: ٢٤ يوليو ٢٠٢٦
الموسوعة الحرة

الحاسوب ذو مجموعة التعليمات الدنيا ( MISC ) هو بنية وحدة معالجة مركزية (CPU)، عادةً ما تكون على شكل معالج دقيق ، مع عدد قليل جدًا من العمليات الأساسية ورموز العمليات المقابلة لها ، والتي تشكل معًا مجموعة تعليمات . تعتمد هذه المجموعات عادةً على المكدس بدلاً من المسجلات لتقليل حجم محددات المعاملات .

تتميز بنية آلة المكدس هذه ببساطتها، إذ تعمل جميع التعليمات على أعلى مدخلات المكدس. ومن نتائج هذه البنية صغر حجم مجموعة التعليمات الإجمالية، مما يسمح باستخدام وحدة فك تشفير تعليمات أصغر وأسرع، وبالتالي تنفيذ أسرع للتعليمات الفردية.

الخصائص وفلسفة التصميم

وبصرف النظر عن تعريف المكدس لبنية MISC، يتم تعريف بنية MISC من خلال عدد التعليمات المدعومة.

  • عادة ما يُنظر إلى الكمبيوتر ذي مجموعة التعليمات الدنيا على أنه يحتوي على 32 تعليمات أو أقل، [ 1 ] [ 2 ] [ 3 ] حيث لا يتم عادةً احتساب تعليمات NOP وRESET و CPUID بالإجماع نظرًا لطبيعتها الأساسية.
  • تعتبر 32 تعليمات هي أعلى عدد مسموح به من التعليمات لـ MISC ، على الرغم من أن 16 أو 8 تعليمات أقرب إلى ما هو المقصود بـ "التعليمات الدنيا".
  • لا يمكن أن تحتوي وحدة المعالجة المركزية من نوع MISC على صفر من التعليمات لأن ذلك يعني أنها حاسوب ذو مجموعة تعليمات صفرية .
  • لا يمكن لوحدة المعالجة المركزية متعددة الوظائف (MISC CPU) أن تحتوي على تعليمة واحدة فقط، لأنها عبارة عن حاسوب ذي مجموعة تعليمات واحدة . [ 4 ]
  • يجب ألا تدعم تعليمات وحدة المعالجة المركزية المنفذة، بشكل افتراضي، مجموعة واسعة من المدخلات، وهذا يعني عادةً وحدة معالجة مركزية 8 بت أو 16 بت.
  • إذا كان لدى وحدة المعالجة المركزية بت NX ، فمن المرجح أن يُنظر إليها على أنها حاسوب ذو مجموعة تعليمات معقدة (CISC) أو حاسوب ذو مجموعة تعليمات مخفضة (RISC).
  • تفتقر رقائق MISC عادةً إلى أي نوع من أنواع حماية الذاكرة المادية، إلا إذا كان هناك سبب خاص بالتطبيق لوجود هذه الميزة.
  • إذا كان لدى وحدة المعالجة المركزية نظام فرعي للبرامج الثابتة الدقيقة ، فإن ذلك يستبعدها من أن تكون وحدة معالجة مركزية متنوعة.

كذلك، تميل مسارات التعليمات في معمارية MISC عمومًا إلى أن تكون بسيطة للغاية. فمسارات التعليمات ، وتوقع التفرعات ، والتنفيذ خارج الترتيب ، وإعادة تسمية السجلات ، والتنفيذ التخميني، كلها عوامل تستبعد تصنيف وحدة المعالجة المركزية كمعمارية MISC.

مثال على وحدات المعالجة المركزية

معالجات تعتمد على الأنابيب

تُعتبر بعض الحواسيب الرقمية الأولى التي تعمل بتقنية الصمامات المفرغة والمُزوّدة بمجموعات تعليمات، وفقًا للتعريف الحديث، حواسيب ذات مجموعات تعليمات محدودة. جميعها حواسيب تسلسلية باستثناء حاسوب ويرل ويند.

معالجات الدوائر المتكاملة

ربما كان أكثر أنظمة MISC نجاحًا تجاريًا هو بنية Inmos transputer الأصلية التي لا تحتوي على وحدة الفاصلة العائمة . تحتوي على ستة عشر تعليمة أساسية وستة عشر تعليمة ثانوية.

معالج Signetics 8X300 هو معالج دقيق 8 بت تم طرحه في عام 1976. يحتوي على ثماني تعليمات.

تتضمن كل مركبة فضائية من طراز STEREO معالجين مركزيين من نوع P24 MISC ومعالجين برمجيين من نوع CPU24 . [ 5 ] [ 6 ] [ 7 ] [ 8 ]

نقاط ضعف التصميم

من عيوب نظام MISC أن التعليمات تميل إلى أن يكون لها تبعيات تسلسلية أكثر، مما يقلل من التوازي على مستوى التعليمات بشكل عام .

تتشابه بنى MISC إلى حد كبير مع بعض خصائص لغات البرمجة ، مثل استخدام لغة Forth للمكدس، وآلة Java الافتراضية . كلاهما ضعيف في توفير التوازي الكامل على مستوى التعليمات . مع ذلك، يمكن استخدام دمج العمليات الكلية كوسيلة لتنفيذ عبارات التعليمات الشائعة كخطوات فردية (مثل الجمع والجلب لإجراء قراءة واحدة من الذاكرة المفهرسة).

انظر أيضاً

مراجع

  1. ↑ تينغ، تشين-هانسون؛ مور، تشارلز هـ. (1995). "MuP21: معالج متعدد الوظائف عالي الأداء" . ألترا تكنولوجي . أوفيت إنتربرايزز.
  2. ↑ براءة الاختراع الأمريكية رقم 5481743A ، باكستر، مايكل أ.، "بنية حاسوبية ذات مجموعة تعليمات دنيا وطريقة إصدار تعليمات متعددة"، نُشرت في 2 يناير 1996، وصدرت في 2 يناير 1996، ومُسجلة باسم شركة آبل. 
  3. ↑ هالفيرسون، ريتشارد الابن؛ ليو، آرت (1995). حاسوب ذو مجموعة تعليمات دنيا قائم على مصفوفة البوابات المنطقية القابلة للبرمجة (تقرير فني). قسم علوم المعلومات والحاسوب، جامعة هاواي. ص 23. ICS-TR-94-28. 
  4. ↑ كونغ، جيه إتش؛ أنغ، إل إم؛ سينغ، كيه بي (2010). "معالج AES ذو مجموعة تعليمات دنيا باستخدام بنية هارفارد". المؤتمر الدولي الثالث لعلوم الحاسوب وتكنولوجيا المعلومات ، 2010. الصفحات 65-69 . doi : 10.1109/ICCSIT.2010.5564522 . ISBN  978-1-4244-5540-9.
  5. ↑ ميوالدت، ر.أ.؛ كوهين، س.م.س.؛ كوك، و.ر.؛ كامينغز، أ.س.؛ وآخرون . "3.5.2 حاسوب مجموعة التعليمات الدنيا (MISC)". التلسكوب منخفض الطاقة (LET) والإلكترونيات المركزية لـ SEP لمهمة STEREO (ملف PDF) (تقرير). ص 20. مؤرشف من الأصل (ملف PDF) بتاريخ 11-10-2020.  
  6. ↑ راسل، سي تي، محرر. (2008). مهمة ستيريو . سبرينغر. ISBN 978-0-387-09649-0.
  7. ↑ تينغ، سي إتش؛ كوك، دبليو آر (2001). دليل مستخدم المعالج الدقيق P24 MISC (تقرير فني). شركة إي ماست للتكنولوجيا. STEREO-CIT-005.A.
  8. ↑ دليل مستخدم المعالج الدقيق CPU24 (تقرير فني). ناسا. أكتوبر 2003. الإصدار 5 من Actel لتقنية التصوير المجسم عالي الدقة (Stereo HET).