تحديث الذاكرة

📅 آخر تحديث: ١٩ يوليو ٢٠٢٦
✍️ نُشر في: ١٩ يوليو ٢٠٢٦
📷 يحتوي على 5 صور
الموسوعة الحرة

تحديث الذاكرة هو عملية قراءة المعلومات دوريًا من منطقة معينة في ذاكرة الحاسوب ، ثم إعادة كتابة المعلومات المقروءة فورًا إلى نفس المنطقة دون تعديل، وذلك بهدف حفظ المعلومات. [ 1 ] يُعد تحديث الذاكرة عملية صيانة تجري في الخلفية أثناء تشغيل ذاكرة الوصول العشوائي الديناميكية لأشباه الموصلات (DRAM)، وهي أكثر أنواع ذاكرة الحاسوب استخدامًا، بل إنها السمة المميزة لهذا النوع من الذاكرة. [ 2 ]

في شريحة ذاكرة الوصول العشوائي الديناميكية (DRAM)، تُخزَّن كل بتة من بيانات الذاكرة على شكل وجود أو غياب شحنة كهربائية على مكثف صغير موجود على الشريحة. [ 2 ] [ 3 ] مع مرور الوقت، تتسرب الشحنات من خلايا الذاكرة، لذا بدون تحديثها، ستُفقد البيانات المخزنة في النهاية. ولمنع ذلك، تقوم دوائر خارجية بقراءة كل خلية دوريًا وإعادة كتابتها، مما يُعيد شحنة المكثف إلى مستواها الأصلي. تُحدِّث كل دورة تحديث للذاكرة منطقةً تالية من خلايا الذاكرة، وبالتالي تُحدِّث جميع الخلايا على الشريحة بشكل متكرر في دورة متتالية. تُنفَّذ هذه العملية عادةً تلقائيًا في الخلفية بواسطة دوائر الذاكرة، وهي غير مرئية للمستخدم. [ 2 ] أثناء حدوث دورة التحديث، لا تكون الذاكرة متاحة لعمليات القراءة والكتابة العادية، ولكن في الذاكرة الحديثة، لا يُعد هذا العبء كبيرًا بما يكفي لإبطاء عملية الذاكرة بشكل ملحوظ.

ذاكرة الوصول العشوائي الثابتة (SRAM) هي ذاكرة إلكترونية لا تتطلب تحديثًا. [ 2 ] تتطلب خلية ذاكرة SRAM من أربعة إلى ستة ترانزستورات ، مقارنةً بترانزستور واحد ومكثف في ذاكرة الوصول العشوائي الديناميكية (DRAM)؛ لذا، تتطلب دوائر SRAM مساحة أكبر على الشريحة. ونتيجةً لذلك، تكون كثافة البيانات في رقائق SRAM أقل بكثير من نظيرتها في DRAM، مما يجعل سعر SRAM أعلى لكل بت. لذلك، تُستخدم DRAM كذاكرة رئيسية في أجهزة الكمبيوتر، ووحدات تحكم ألعاب الفيديو، وبطاقات الرسومات، والتطبيقات التي تتطلب سعات كبيرة وتكلفة منخفضة. [ 4 ] على الرغم من أن الحاجة إلى تحديث الذاكرة تجعل DRAM أكثر تعقيدًا، إلا أن مزايا الكثافة والتكلفة في DRAM تبرر هذا التعقيد.

عملية

أثناء تشغيل الذاكرة، يجب تحديث كل خلية ذاكرة بشكل متكرر وضمن الحد الأقصى للفترة الزمنية بين عمليات التحديث التي يحددها المصنّع، والتي عادةً ما تكون في حدود أجزاء من الألف من الثانية. لا يستخدم التحديث عمليات الذاكرة العادية (دورات القراءة والكتابة) المستخدمة للوصول إلى البيانات، بل يستخدم دورات متخصصة تُسمى دورات التحديث ، والتي يتم توليدها بواسطة دوائر عدّ منفصلة وتتخلل عمليات الوصول العادية إلى الذاكرة. [ 5 ] [ 6 ]

تُرتب خلايا التخزين على شريحة الذاكرة في مصفوفة مستطيلة من الصفوف والأعمدة. عملية القراءة في ذاكرة الوصول العشوائي الديناميكية (DRAM) عملية مُتلفة ، حيث تُزيل الشحنة من خلايا الذاكرة في صف كامل، لذا يوجد عمود من مُثبِّتات خاصة على الشريحة تُسمى مُضخِّمات الاستشعار ، مُثبِّت واحد لكل عمود من خلايا الذاكرة، لحفظ البيانات مؤقتًا. أثناء عملية القراءة العادية، تقوم مُضخِّمات الاستشعار، بعد قراءة البيانات وحفظها، بإعادة كتابة البيانات في الصف الذي تم الوصول إليه. [ 2 ] [ 7 ] يسمح هذا الترتيب لإلكترونيات القراءة العادية على الشريحة بتحديث صف كامل من الذاكرة بالتوازي، مما يُسرِّع عملية التحديث بشكل ملحوظ. على الرغم من أن دورة القراءة أو الكتابة العادية تُحدِّث صفًا من الذاكرة، إلا أنه لا يُمكن الاعتماد على عمليات الوصول العادية للذاكرة للوصول إلى جميع الصفوف في الوقت اللازم، مما يستلزم عملية تحديث منفصلة. بدلًا من استخدام دورة القراءة العادية في عملية التحديث، ولتوفير الوقت، تُستخدم دورة تحديث مُختصرة. تُشبه دورة التحديث دورة القراءة، ولكنها تُنفَّذ بشكل أسرع لسببين:

  • للتحديث، يلزم فقط عنوان الصف، لذلك لا يلزم تطبيق عنوان العمود على دوائر عنوان الشريحة.
  • لا تحتاج البيانات المقروءة من الخلايا إلى إدخالها في مخازن الإخراج أو ناقل البيانات لإرسالها إلى وحدة المعالجة المركزية.

لضمان تحديث كل خلية خلال فترة التحديث، يجب على دائرة التحديث تنفيذ دورة تحديث على كل صف من صفوف الشريحة خلال هذه الفترة.

أنواع دوائر التحديث

على الرغم من أن المعالج الدقيق كان يتحكم في عملية التحديث في بعض الأنظمة القديمة ، حيث كان مؤقت يُفعّل مقاطعة دورية لتشغيل روتين فرعي يُنفّذ عملية التحديث، إلا أن هذا كان يعني أنه لا يمكن إيقاف المعالج الدقيق مؤقتًا، أو تنفيذه خطوة بخطوة، أو وضعه في وضع السكون لتوفير الطاقة دون إيقاف عملية التحديث وفقدان البيانات المخزنة في الذاكرة. [ 6 ] لذا، في الأنظمة الحديثة، تتم معالجة التحديث بواسطة دوائر في وحدة تحكم الذاكرة ، [ 2 ] والتي قد تكون مُدمجة في الشريحة نفسها. تحتوي شرائح ذاكرة الوصول العشوائي الديناميكية المتخصصة، مثل ذاكرة الوصول العشوائي شبه الثابتة (PSRAM)، على جميع دوائر التحديث على الشريحة، وتعمل مثل ذاكرة الوصول العشوائي الثابتة بالنسبة لبقية أجزاء الحاسوب. [ 8 ]

تحديث قائم على وحدة المعالجة المركزية

وفرت بعض المعالجات الدقيقة المبكرة (مثل Zilog Z80 ) سجلات داخلية خاصة قادرة على توفير إشارة تحديث عنوان الصف (RAS) لتحديث خلايا الذاكرة الديناميكية، حيث يتم زيادة قيمة السجل في كل دورة تحديث. ويمكن تحقيق ذلك أيضًا بواسطة دوائر متكاملة أخرى مستخدمة في النظام، إذا كانت هذه الدوائر تُولّد بالفعل عمليات وصول دورية عبر ذاكرة الوصول العشوائي (RAM) (مثل Motorola 6845 ). في وحدات المعالجة المركزية مثل Z80، كان توفر تحديث RAS ميزة تسويقية رئيسية نظرًا لتبسيطه لتصميم الأجهزة. هنا، يتم الإشارة إلى تحديث RAS من خلال مزيج فريد من أسلاك العنوان والتحكم خلال دورات الساعة المتكررة تشغيليًا (حالات T)، أي أثناء فك تشفير التعليمات وتنفيذها عندما قد لا تكون ناقلات البيانات مطلوبة. وبدلًا من أن تكون ناقلة البيانات غير نشطة خلال حالات T هذه، يتم عرض سجل التحديث على ناقلة العناوين مع مجموعة من إشارات التحكم لتفعيل دائرة التحديث.

في الإصدارات الأولى من معالج Z80، أدى انتشار  رقائق ذاكرة الوصول العشوائي (RAM) بسعة 16 كيلوبايت ذات 128 صفًا، بالإضافة إلى قصور في التخطيط، إلى زيادة قيمة سجل R ضمن نطاق 7 بتات فقط (من 0 إلى 127، 128 صفًا). كان بإمكان المستخدم ضبط البت الثامن، لكنه كان يبقى دون تغيير أثناء عملية التحديث الداخلية. مع ظهور رقائق ذاكرة الوصول العشوائي الديناميكية (DRAM) بسعة 64 كيلوبت فأكثر (ذات 256 صفًا)، كان لا بد من بناء دوائر أو منطق إضافي حول إشارة التحديث لتوليد البت الثامن المفقود ومنع فقدان كتل من محتويات الذاكرة بعد بضعة أجزاء من الثانية. في بعض الحالات، كان من الممكن استخدام المقاطعات والبرمجيات لقلب البت الثامن في الوقت المناسب، وبالتالي تغطية النطاق الكامل لسجل R (256 صفًا). ثمة طريقة أخرى، ربما أكثر شيوعًا ولكنها أكثر تعقيدًا من حيث المكونات المادية، وهي استخدام شريحة عداد 8 بتات، حيث يوفر خرجها عنوان RAS للتحديث بدلًا من سجل R. استُخدمت إشارة التحديث من وحدة المعالجة المركزية كساعة لهذا العداد، مما أدى إلى زيادة صف الذاكرة مع كل دورة تحديث. عالجت الإصدارات اللاحقة والنسخ المرخصة المشابهة لنواة Z80 عدم تضمين البت الثامن في التدوير التلقائي، وقد توسعت وحدات المعالجة المركزية الحديثة بشكل كبير في هذا التزويد الأساسي لتوفير حلول شاملة ومتكاملة لتحديث ذاكرة الوصول العشوائي الديناميكية (DRAM).

ذاكرة الوصول العشوائي الديناميكية شبه الساكنة

ذاكرة الوصول العشوائي شبه الثابتة (PSRAM أو PSDRAM) هي ذاكرة وصول عشوائي ديناميكية مزودة بدوائر تحديث وتحكم في العناوين مدمجة، مما يجعلها تعمل بشكل مشابه لذاكرة الوصول العشوائي الثابتة (SRAM). تجمع هذه الذاكرة بين الكثافة العالية لذاكرة الوصول العشوائي الديناميكية وسهولة استخدام ذاكرة الوصول العشوائي الثابتة الحقيقية. تُستخدم ذاكرة PSRAM (من إنتاج شركة Numonyx) في هاتف Apple iPhone وأنظمة مضمنة أخرى. [ 9 ]

تحتوي بعض مكونات ذاكرة الوصول العشوائي الديناميكية (DRAM) على وضع الاستعداد للتحديث الذاتي. يُوفر هذا الوضع أساسًا لتمكين النظام من إيقاف تشغيل وحدة تحكم DRAM الخاصة به مؤقتًا لتوفير الطاقة دون فقدان البيانات المخزنة في DRAM، بينما تسمح ذاكرة الوصول العشوائي الثابتة (PSRAM) بالتشغيل دون الحاجة إلى وحدة تحكم DRAM منفصلة. تُباع نسخة مُدمجة من PSRAM من قِبل شركة MoSys تحت اسم 1T-SRAM . وهي تُصنف تقنيًا ضمن ذاكرة DRAM، ولكنها تعمل بشكل مشابه لذاكرة SRAM، وتُستخدم في أجهزة GameCube و Wii .

عملية التحديث

عادةً، تتكون دائرة التحديث من عداد تحديث يحتوي على عنوان الصف المراد تحديثه، والذي يُطبق على خطوط عناوين الصفوف في الشريحة ، ومؤقت يزيد قيمة العداد للتنقل بين الصفوف. [ 5 ] قد يكون هذا العداد جزءًا من دائرة التحكم في الذاكرة أو موجودًا على شريحة الذاكرة نفسها. وقد استُخدمت استراتيجيتان للجدولة: [ 6 ]

  • التحديث المتتابع - يتم تنفيذ سلسلة من دورات التحديث واحدة تلو الأخرى حتى يتم تحديث جميع الصفوف، وبعد ذلك تتم عمليات الوصول العادية إلى الذاكرة حتى الحاجة إلى التحديث التالي
  • التحديث الموزع - يتم تنفيذ دورات التحديث على فترات منتظمة، تتخللها عمليات الوصول إلى الذاكرة.

يؤدي التحديث المتقطع إلى فترات طويلة من عدم توفر الذاكرة، لذا يُستخدم التحديث الموزع في معظم الأنظمة الحديثة، [ 5 ] وخاصةً في أنظمة الوقت الحقيقي . في التحديث الموزع، تكون الفترة الفاصلة بين دورات التحديث

فاصل دورة التحديث=وقت التحديث/عدد الصفوف{\displaystyle {\text{فترة دورة التحديث}}={\text{وقت التحديث}}\,/\,{\text{عدد الصفوف}}\,}

على سبيل المثال، تتميز ذاكرة DDR SDRAM بزمن تحديث يبلغ 64  مللي ثانية و8192 صفًا، لذا فإن فاصل دورة التحديث هو 7.8  ميكروثانية. [ 5 ] [ 10 ] في أجهزة DDRx الحديثة، يُدعم خيار التحديث الموزع فقط. من ناحية أخرى، لا تزال أجهزة LPDDRx تدعم التحديث المتتابع. [ 11 ]

التحديث غير المتزامن مقابل التحديث المتزامن

تحتوي ذاكرة الوصول العشوائي الديناميكية غير المتزامنة على ثلاث طرق قياسية لتوفير التحديث، يتم اختيارها بواسطة أنماط مختلفة من الإشارات على خطوط اختيار العمود (CAS) واختيار الصف (RAS): [ 6 ]

  • تحديث RAS فقط - في هذا الوضع، يتم توفير عنوان الصف المراد تحديثه بواسطة خطوط ناقل العناوين التي يتم إنشاؤها عادةً بواسطة العدادات الخارجية في وحدة التحكم بالذاكرة.
  • تحديث CAB قبل RAS (CBR) - في هذا الوضع، يتتبع العداد الموجود على الشريحة الصف المراد تحديثه، بينما تقوم الدائرة الخارجية فقط ببدء دورات التحديث. [ 5 ] يستهلك هذا الوضع طاقة أقل لأن مخازن ناقل عناوين الذاكرة لا تحتاج إلى تزويدها بالطاقة. ويُستخدم في معظم أجهزة الكمبيوتر الحديثة.
  • التحديث الخفي – هو نسخة بديلة من دورة تحديث CBR، ويمكن دمجها مع دورة قراءة أو كتابة سابقة. [ 5 ] يتم التحديث بالتوازي أثناء نقل البيانات، مما يوفر الوقت.

تقوم ذاكرة الوصول العشوائي الديناميكية المتزامنة بأخذ عينات من إشارات الأوامر والعناوين على حافة الساعة. أوضاع التحديث هي: [ 11 ]

تحديث الشاشة العلوية

يمكن حساب نسبة الوقت الذي تقضيه الذاكرة في التحديث، أي تكلفة التحديث، من توقيت النظام: [ 12 ]

تحديث النظام=الوقت اللازم للتحديثفترة التحديث{\displaystyle {\text{مدة التحديث}}={\frac {\text{الوقت المطلوب للتحديث}}{\text{فترة التحديث}}}\,}

على سبيل المثال، تحتوي شريحة ذاكرة الوصول العشوائي الديناميكية المتزامنة (SDRAM) على 8192 صفًا (2 ^13 = 8192 صفًا)، وفترة تحديث تبلغ 64 مللي ثانية، ويعمل ناقل الذاكرة بسرعة 133  ميجاهرتز، وتستغرق دورة التحديث 4 دورات ساعة. [ 12 ] زمن دورة التحديث هو [ 12 ]

مدة دورة التحديث=4/و=41.33(108)هرتز=30ns{\displaystyle {\text{طول دورة التحديث}}=4/f={\frac {4}{1.33(10^{8})\,{\text{هرتز}}}}=30\,{\text{نانو ثانية}}\,}
الوقت اللازم للتحديث=(مدة دورة التحديث)(صفوف)=(30ns)(8192)=0.246آنسة{\displaystyle {\text{الوقت اللازم للتحديث}}=({\text{طول دورة التحديث}})({\text{صفوف}})=(30\,{\text{نانو ثانية}})(8192)=0.246\,{\text{مللي ثانية}}\,}
تحديث النظام=0.246آنسة64آنسة=0.0038{\displaystyle {\text{مدة التحديث}}={\frac {0.246\,{\text{مللي ثانية}}}{64\,{\text{مللي ثانية}}}}=0.0038\,}

لذا، فإن أقل من 0.4% من وقت شريحة الذاكرة يُستغرق في دورات التحديث. في شرائح SDRAM، تُقسّم الذاكرة في كل شريحة إلى بنوك تُحدّث بالتوازي، مما يوفر المزيد من الوقت. وبالتالي، فإن عدد دورات التحديث المطلوبة هو عدد الصفوف في بنك واحد، كما هو مُحدد في المواصفات، والذي تم تثبيته عند 8192 في جيل الشرائح لعام 2012.

فترة التحديث

تُحدد JEDEC الحد الأقصى للفاصل الزمني بين عمليات التحديث لكل تقنية من تقنيات DRAM، ويُذكر هذا الفاصل في مواصفات رقاقة المُصنِّع. ويتراوح عادةً بين أجزاء من الثانية لتقنية DRAM، وبين أجزاء من الثانية لتقنية eDRAM . أما بالنسبة لرقاقات DDR2 SDRAM، فيبلغ 64 مللي ثانية. [ 13 ] : 20 يعتمد الحد الأقصى لفاصل التحديث على نسبة الشحنة المخزنة في مكثفات خلية الذاكرة إلى تيارات التسريب. ولأن تيارات التسريب في أشباه الموصلات تزداد مع ارتفاع درجة الحرارة، يجب تقليل فواصل التحديث عند درجات الحرارة العالية. تتميز رقاقات DDR2 SDRAM ببنية تحديث مُعاوَضة حراريًا؛ حيث يجب تقليل فاصل التحديث إلى النصف عندما تتجاوز درجة حرارة غلاف الرقاقة 85 درجة مئوية (185 درجة فهرنهايت) . [ 13 ] : 49 على الرغم من أن حجم المكثفات يتقلص مع كل جيل جديد من رقاقات الذاكرة، مما يقلل من الشحنة المخزنة، إلا أن فواصل التحديث لتقنية DRAM تتزايد. من 8 مللي ثانية للرقاقات ذات سعة 1 مليون، إلى 32 مللي ثانية للرقاقات ذات سعة 16 مليون، وصولاً إلى 64 مللي ثانية للرقاقات ذات سعة 256 مليون. زيادة فترة التحديث تعني أن نسبة أقل من وقت الجهاز تُشغل في عملية التحديث، مما يتيح وقتًا أطول للوصول إلى الذاكرة. ويتحقق هذا التحسين بشكل رئيسي من خلال تقليل التسريب.     

إن مدة بقاء قيم الشحنة القابلة للقراءة، وبالتالي البيانات، في معظم خلايا ذاكرة DRAM أطول بكثير من فترة التحديث، حيث تصل إلى 1-10 ثوانٍ. [ 14 ] ومع ذلك، تختلف تيارات التسريب في الترانزستورات اختلافًا كبيرًا بين خلايا الذاكرة المختلفة على الشريحة نفسها بسبب اختلاف عمليات التصنيع. ولضمان تحديث جميع خلايا الذاكرة قبل فقدان أي بت، يجب على المصنّعين ضبط أوقات التحديث على فترات قصيرة قدر الإمكان. [ 15 ]

يستهلك التحديث المتكرر لذاكرة الوصول العشوائي الديناميكية (DRAM) ثلث إجمالي الطاقة التي تستهلكها الأجهزة الإلكترونية منخفضة الطاقة في وضع الاستعداد. وقد اقترح الباحثون عدة طرق لإطالة عمر البطارية بين عمليات الشحن عن طريق تقليل معدل التحديث، بما في ذلك التحديث المُعوض حراريًا (TCR) ووضع البيانات في ذاكرة الوصول العشوائي الديناميكية مع مراعاة الاحتفاظ بالبيانات (RAPID). تُظهر التجارب أنه في شريحة ذاكرة الوصول العشوائي الديناميكية (DRAM) الجاهزة للاستخدام، لا تتطلب سوى بضع خلايا ضعيفة  فاصل التحديث الأقصى البالغ 64 مللي ثانية، [ 16 ] وحتى في هذه الحالة، يكون ذلك فقط عند الحد الأعلى لنطاق درجة الحرارة المحدد. عند درجة حرارة الغرفة (مثل 24 درجة مئوية (75 درجة فهرنهايت) )، تحتاج هذه الخلايا الضعيفة نفسها إلى التحديث مرة كل 500 مللي ثانية لضمان التشغيل الصحيح. إذا تمكن النظام من تجنب استخدام أضعف 1% من الصفحات، فإن ذاكرة الوصول العشوائي الديناميكية (DRAM) النموذجية تحتاج فقط إلى التحديث مرة واحدة في الثانية، حتى عند 70 درجة مئوية (158 درجة فهرنهايت) ، لضمان التشغيل الصحيح للـ 99% المتبقية من الصفحات. تجمع بعض التجارب بين هاتين التقنيتين المتكاملتين، مما يؤدي إلى التشغيل الصحيح في درجة حرارة الغرفة بفواصل زمنية للتحديث تبلغ 10 ثوانٍ. [ 16 ]     

بالنسبة للتطبيقات التي تتحمل الأخطاء (مثل تطبيقات الرسومات)، فإن تحديث البيانات غير الحرجة المخزنة في ذاكرة الوصول العشوائي الديناميكية (DRAM) أو ذاكرة الوصول العشوائي الديناميكية الإلكترونية (eDRAM) بمعدل أقل من فترة الاحتفاظ بها يوفر الطاقة مع فقدان طفيف في الجودة، وهو مثال على الحوسبة التقريبية . [ 17 ] [ 18 ]

SRAM

في ذاكرة الوصول العشوائي الثابتة (SRAM)، وهي نوع آخر من ذاكرة أشباه الموصلات، لا تُخزَّن البيانات كشحنة على مكثف، بل في دائرة ثنائية الاستقرار ، لذا لا تحتاج ذاكرة SRAM إلى إعادة تنشيط. لكل من النوعين الأساسيين من الذاكرة مزايا وعيوب. تُعتبر الذاكرة الثابتة دائمة طالما أنها قيد التشغيل، أي بمجرد كتابة البيانات عليها، تبقى محفوظة حتى يتم تغييرها، وبالتالي، يكون استخدامها بسيطًا من حيث تصميم النظام. مع ذلك، يتطلب التركيب الداخلي لكل خلية SRAM ستة ترانزستورات، مقارنةً بترانزستور واحد مطلوب لخلية DRAM، لذا فإن كثافة SRAM أقل بكثير وسعر البت الواحد أعلى بكثير من DRAM.

تقنيات ذاكرة أخرى تستخدم التحديث

تطلبت العديد من تقنيات ذاكرة الحاسوب المبكرة عمليات دورية مشابهة في الغرض لتحديث الذاكرة. وتُعد أنبوبة ويليامز الأقرب شبهاً بذلك، فهي، مثل ذاكرة الوصول العشوائي الديناميكية (DRAM)، ذاكرة سعوية تتلاشى فيها القيم المخزنة لكل بت تدريجياً ما لم يتم تحديثها.

في ذاكرة النواة المغناطيسية ، يمكن لكل خلية ذاكرة الاحتفاظ بالبيانات إلى أجل غير مسمى حتى مع انقطاع التيار الكهربائي، ولكن قراءة البيانات من أي خلية ذاكرة تمحو محتوياتها. ونتيجة لذلك، كان متحكم الذاكرة يضيف عادةً دورة تحديث بعد كل دورة قراءة لخلق وهم عملية قراءة غير مدمرة. وقد طبقت بعض الحواسيب القديمة دورات قراءة-تعديل-كتابة ذرية ( دمج القراءة والكتابة مع التعديل ) للزيادة والنقصان.

تتطلب ذاكرة خط التأخير تحديثًا مستمرًا لأن البيانات تُخزن فعليًا كإشارة في خط نقل . في هذه الحالة، يكون معدل التحديث مماثلًا لزمن الوصول إلى الذاكرة .

قد تحتاج ذاكرة الفلاش NAND إلى نوع من تحديث الذاكرة لاكتشاف أخطاء ECC وتصحيحها ، خاصةً إذا لم يتم تشغيل الذاكرة لفترة طويلة. [ 19 ]

انظر أيضاً

مراجع

  1. ↑ "دورة التجديد" في لابلانت، فيليب أ. (1999). القاموس الشامل للهندسة الكهربائية . سبرينغر. ص  540. ISBN 3540648356.
  2. 1 2 3 4 5 6 جانسل، جاك؛ تامي نورجارد؛ فريد إيدي؛ ليوين إدواردز؛ ديفيد ج. كاتز (2007). الأجهزة المدمجة . نيونس. ص 106. ISBN  978-0750685849.
  3. ↑ جاكوب، بروس؛ سبنسر نغ؛ ديفيد وانغ (2007). أنظمة الذاكرة: ذاكرة التخزين المؤقت، وذاكرة الوصول العشوائي الديناميكية، والقرص . مورغان كوفمان. الصفحات 431-432 . ISBN  978-0123797513.
  4. ↑ لاسبي، جيت (10 مارس 2014). "المستهلكون المؤهلون للحصول على أموال بموجب تسوية تحديد أسعار رقائق الكمبيوتر" . صحيفة ميلووكي جورنال سنتينل . ميلووكي، ويسكونسن . تم الاطلاع عليه في 16 أبريل 2024 .
  5. 1 2 3 4 5 6 راينهارت، ستيفن ك. (1999). "الذاكرة، ص 9-3" (ملف PDF) . EECS 373 تصميم الأنظمة القائمة على المعالجات الدقيقة، ملاحظات المحاضرة، خريف 1999. قسم الهندسة الكهربائية، جامعة ميشيغان. مؤرشف (ملف PDF) من الأصل في 2 يناير 2014. تم الاسترجاع في 16 أبريل 2024 .
  6. 1 2 3 4 هيث، ستيف (2003). تصميم الأنظمة المدمجة، الطبعة الثانية . نيونس. الصفحات 88-89 . ISBN  0750655461.
  7. ↑ "الذاكرة 1997" (ملف PDF) . هندسة الدوائر المتكاملة. 1997. ص 7.4. على موقع مجموعة الرقائق الإلكترونية التابع لمؤسسة سميثسونيان
  8. ↑ كومار (2009). أساسيات الدوائر الرقمية، الطبعة الثانية . الهند: دار نشر PHI Learning Pvt. Ltd.، ص 819. ISBN  978-8120336797.
  9. ↑ تفكيك جهاز iPhone 3G من قِبل EE Times
  10. ↑ "مواصفات JEDEC لذاكرة الوصول العشوائي الديناميكية ذات معدل نقل البيانات المزدوج (DDR)" (ملف PDF) . JESD79C. جمعية JEDEC لتكنولوجيا الحالة الصلبة. مارس 2003. تم الاطلاع عليه في 16 أبريل 2024 .، صفحة 20، على موقع كلية الهندسة وعلوم الحاسوب، جامعة بايلور
  11. 1 2 بهاتي، إيشوار؛ تشانغ، مو-تيان؛ تشيشتي، زيشان؛ لو، شيه-لين؛ جاكوب، بروس (1 يناير 2016). "آليات تحديث ذاكرة الوصول العشوائي الديناميكية، والعقوبات، والمفاضلات" (ملف PDF) . معاملات IEEE في الحوسبة . 65 (1): 108-121 . Bibcode : 2016ITCmp..65..108B . doi : 10.1109/TC.2015.2417540 .
  12. 1 2 3 جودسي، ديبالي أ.؛ جودسي، أتول ب. (2008). تنظيم الحاسوب . الهند: منشورات تقنية. ص 4.23. ISBN  978-8184313567.
  13. 1 2 "مواصفات JEDEC DDR2 SDRAM" (ملف PDF) . ECS.Baylor.edu . JESD79-2b. جمعية JEDEC لتكنولوجيا الحالة الصلبة. يناير 2005. تم الاطلاع عليه في 16 أبريل 2024 .
  14. ↑ جاكوب، 2007، ص 356
  15. ↑ بهاتي، إيشوار؛ تشانغ، مو-تيان؛ تشيشتي، زيشان؛ لو، شيه-لين؛ جاكوب، بروس (2016). "آليات تحديث ذاكرة الوصول العشوائي الديناميكية، والعقوبات، والمفاضلات". معاملات IEEE في الحوسبة . 65 (1): 108-121 . Bibcode : 2016ITCmp..65..108B . doi : 10.1109/TC.2015.2417540 .
  16. 1 2 رافي ك. فينكاتيسان، ستيفن هير، إريك روتنبرغ. "وضع البيانات مع مراعاة الاحتفاظ في ذاكرة الوصول العشوائي الديناميكية (RAPID): أساليب برمجية لذاكرة الوصول العشوائي الديناميكية شبه غير المتطايرة" . 2006.
  17. ↑ راها، أ.؛ سوتار، س.؛ جاياكومار، هـ.؛ راغوناثان، ف. (يوليو 2017). "ذاكرة الوصول العشوائي الديناميكية التقريبية القابلة للتكوين عالية الجودة" . معاملات IEEE في الحوسبة . 66 (7): 1172-1187 . رمز Bibcode : 2017ITCmp..66.1172R . doi : 10.1109/TC.2016.2640296 . ISSN 0018-9340 . 
  18. ^ كيم ، يونججون. تشوي، وون هو؛ جويوت، سيريل؛ كاسوتو ، يوفال (ديسمبر 2019). “حول التخصيص الأمثل لطاقة التحديث للذكريات الموفرة للطاقة”. مؤتمر IEEE العالمي للاتصالات 2019 (GLOBECOM) . وايكولوا، هاواي، الولايات المتحدة الأمريكية: IEEE. ص 1 – 6. أرخايف : 1907.01112 . دوى : 10.1109/GLOBECOM38437.2019.9013465 . رقم ISBN  978-1-7281-0962-6. S2CID 195776538 . 
  19. ↑ كاي، يو؛ يالتشين، غولاي؛ موتلو، أونور ؛ هاراتش، إريك ف.؛ كريستال، أدريان؛ أونصال، عثمان س.؛ ماي، كين (2012). "تصحيح وتحديث الفلاش: إدارة الأخطاء الواعية بالاحتفاظ لزيادة عمر ذاكرة الفلاش". المؤتمر الدولي الثلاثون لتصميم الحاسوب (ICCD) لعام 2012، معهد مهندسي الكهرباء والإلكترونيات (IEEE) . الصفحات 94-101 . Bibcode : 2012iccd.confQ..21C . doi : 10.1109/ICCD.2012.6378623 . ISBN  978-1-4673-3052-7.