الحوسبة ذات 256 بت
في هندسة الحاسوب ، تُعرَّف الأعداد الصحيحة ذات 256 بت ، وعناوين الذاكرة ، ووحدات البيانات الأخرى، بأنها تلك التي يبلغ عرضها 256 بت (32 بايت ). كما تُعرَّف وحدات المعالجة المركزية (CPU) ووحدات الحساب والمنطق (ALU) ذات 256 بت بأنها تلك التي تعتمد على سجلات أو ناقلات عناوين أو ناقلات بيانات بهذا الحجم. لا توجد حاليًا معالجات عامة شائعة الاستخدام مصممة للعمل على أعداد صحيحة أو عناوين ذات 256 بت، على الرغم من أن عددًا من المعالجات يعمل على بيانات ذات 256 بت.
التمثيل
يمكن لمتغير مكون من 256 بت تخزين 2^ 256 قيمة مختلفة. ويعتمد نطاق القيم الصحيحة التي يمكن تخزينها في 256 بت على التمثيل العددي المستخدم.
يتراوح نطاق عدد صحيح ذي إشارة مكون من 256 بت من −57,896,044,618,658,097,711,785,492,504,343,953,926,634,992,332,820,282,019,728,792,003,956,564,819,968إلى 57,896,044,618,658,097,711,785,492,504,343,953,926,634,992,332,820,282,019,728,792,003,956,564,819,967.
يمكن استخدام معالجات 256 بت لمعالجة البيانات مباشرةً حتى 2256 بايت. وبالفعل، فإن 2128 (للعنونة 128 بت ) يتجاوز بكثير إجمالي البيانات المخزنة على الأرض حتى عام 2018، والتي قُدِّرت بنحو 33.3 زيتابايت (أكثر من 274 بايت). [ 1 ]
تاريخ
كان جهاز Xbox 360 أول جهاز ألعاب عالي الدقة يستخدم وحدة معالجة الرسومات ATI Technologies 256-bit Xenos [ 2 ] قبل طرح أجهزة الألعاب الحالية وخاصة Nintendo Switch .
تستخدم بعض الحافلات في نظام "النظام على شريحة" الأحدث (مثل Tegra الذي طورته Nvidia ) 64 بت أو 128 بت أو 256 بت أو أعلى.
الأجهزة

تتميز وحدات المعالجة المركزية بمجموعات تعليمات SIMD ( مثل امتدادات المتجهات المتقدمة ومجموعة تعليمات FMA وغيرها)، حيث تُستخدم سجلات متجهات 256 بت لتخزين عدة أعداد أصغر، مثل ثمانية أعداد عشرية 32 بت، ويمكن لتعليمات واحدة معالجة جميع هذه القيم بالتوازي. مع ذلك، لا تُعالج هذه المعالجات أعدادًا فردية بطول 256 بت، بل سجلاتها فقط هي التي يبلغ حجمها 256 بت. وتُجمع الأرقام الثنائية في مجموعات 128 بت .
قد تقوم رقائق وحدة معالجة الرسومات الحديثة بتشغيل البيانات عبر ناقل ذاكرة 256 بت (أو ربما ناقل 512 بت مع HBM3 [ 3 ] ).
كان معالج Efficeon هو تصميم VLIW من الجيل الثاني لشركة Transmeta ذو 256 بت ، والذي استخدم محرك برمجي لتحويل التعليمات البرمجية المكتوبة لمعالجات x86 إلى مجموعة التعليمات الأصلية للشريحة. [ 4 ] [ 5 ]
لقد قام نظام DARPA الممول من Data-Intensive Architecture (DIVA) بدمج معالج في الذاكرة (PIM) 5 مراحل متوازية 256 بت، مع ملف تسجيل وكتل ALU في معالج "WideWord" في عام 2002. [ 6 ]
برمجة
- 256 بت هو حجم مفتاح شائع للتشفير المتناظر في علم التشفير ، مثل معيار التشفير المتقدم (AES).
- زيادة حجم الكلمة يمكن أن تسرّع عمل المكتبات الرياضية متعددة الدقة . ومن تطبيقاتها علم التشفير .
- يستخدم الباحثون في جامعة كامبريدج مؤشر قدرة 256 بت، والذي يتضمن معلومات القدرة والعنونة، في التطبيقات المبكرة لنظام قدرة CHERI الخاص بهم . [ 7 ]
- دالة التجزئة SHA-256 .
- تستخدم العقود الذكية أعدادًا صحيحة من 256 أو 257 بت؛ وكلمات من 256 بت في آلة إيثيريوم الافتراضية . "ندرك أن بايتًا من 257 بت غير شائع، لكن لا بأس في استخدام أرقام من 256 بت على الأقل في العقود الذكية. وقد اعتمدت آلة إيثيريوم الافتراضية، الرائدة في مجال العقود الذكية، هذه الممارسة، وتبعتها آلات افتراضية أخرى في تقنية البلوك تشين." [ 8 ]
- تدعم لغة البرمجة Zig بشكل مدمج الأعداد الصحيحة ذات العرض البتّي العشوائي، سواءً كانت مُوقّعة أو غير مُوقّعة، لجميع المنصات المدعومة، بما في ذلك 256 بت. [ 9 ] ومع ذلك ، لم يتم تحديد اصطلاح استدعاء الدوال المُصدّرة التي تستخدم هذه الأعداد الصحيحة في واجهات التطبيقات الثنائية (ABIs) .
انظر أيضاً
مراجع
- ↑ رينسل، ديفيد؛ غانتز، جون؛ ريدنينغ، جون (نوفمبر 2018). رقمنة العالم (ملف PDF) . مركز البيانات الدولي. ص 6. تاريخ الاطلاع: 27 أكتوبر 2022 .
- ↑ "مراجعة جهاز إكس بوكس 360: إكس بوكس 360" . سي نت . 15 فبراير 2006.
- ↑ هاردينغ، شارون (15 أبريل 2021). "ما هي ذاكرة HBM وHBM2 وHBM2E؟ تعريف أساسي" . موقع Tom's Hardware . تاريخ الاسترجاع: 11 سبتمبر 2021 .
- ↑ "معالج Transmeta Efficeon TM8300" (ملف PDF) . شركة Transmeta . مؤرشف (ملف PDF) من الأصل بتاريخ 10 فبراير 2019.
- ↑ ويليامز، مارتن (29 مايو 2002). "شركة ترانسميتا تكشف عن خططها لمعالج TM8000" . مجلة بي سي وورلد . مؤرشف من الأصل في 14 أبريل 2010.
- ↑ دريبر، جيفري؛ سوندين، جيف؛ تشانغ وو كانغ (أكتوبر 2002). تنفيذ معالج WideWord ذي 256 بت لشريحة المعالجة داخل الذاكرة (PIM) الخاصة ببنية البيانات المكثفة (DIVA) (ملف PDF) . المؤتمر الدولي لدوائر الحالة الصلبة . مؤرشف (ملف PDF) من الأصل في 29 أغسطس 2017.
- ↑ واتسون، روبرت ن.م .؛ نيومان، بيتر ج .؛ وودروف، جوناثان؛ أندرسون، جوناثان؛ أندرسون، روس ؛ ديف، نيرف؛ لوري، بن ؛ مور، سيمون و.؛ مردوخ، ستيفن ج .؛ بايبس، فيليب؛ رو، مايكل؛ سعيدي، حسن (3 مارس 2012). "CHERI: منصة بحثية تفصل بين المحاكاة الافتراضية للأجهزة والحماية" (ملف PDF) . ورقة عمل غير منشورة لورشة عمل RESoLVE'12، 3 مارس 2012، لندن، المملكة المتحدة . مختبر علوم الحاسوب الدولي التابع لمعهد SRI .
- ↑ بوريسينكوف، ديمتري (23 أكتوبر 2019). " [ llvm-dev ] RFC: حول البايتات غير 8 بت والهدف منها" . تم الاسترجاع في 11 سبتمبر 2021 .
- ↑ "الأنواع الأولية" . ziglang.org . تم الاطلاع عليه بتاريخ 2024-07-05 .
- وحدة البيانات
