عملية 65 نانومتر
| تصنيع الأجهزة شبه الموصلة |
|---|
 |
|
قياس MOSFET ( عقد العملية ) |
|
|
مستقبل
|
تُعد عملية 65 نانومتر عقدة ليثوغرافية متقدمة تُستخدم في تصنيع أشباه الموصلات CMOS ( MOSFET ) ذات الحجم الكبير . يمكن أن تصل أطوال الخطوط المطبوعة (أي أطوال بوابات الترانزستور ) إلى 25 نانومتر في عملية تبلغ 65 نانومترًا اسميًا، بينما قد تكون المسافة بين خطين أكبر من 130 نانومتر. [1]
عقدة العملية
للمقارنة ، يبلغ طول الريبوسومات الخلوية حوالي 20 نانومتر من النهاية إلى النهاية. يبلغ ثابت الشبكة لبلورة السيليكون السائبة 0.543 نانومتر، لذا يبلغ عرض هذه الترانزستورات حوالي 100 ذرة . بحلول سبتمبر 2007، كانت Intel و AMD و IBM و UMC و Chartered تنتج أيضًا شرائح 65 نانومتر.
في حين يمكن رسم أحجام الميزات على أنها 65 نانومتر أو أقل، فإن أطوال موجات الضوء المستخدمة في الطباعة الحجرية هي 193 نانومتر و248 نانومتر. يتطلب تصنيع ميزات دون الطول الموجي تقنيات تصوير خاصة، مثل تصحيح القرب البصري وأقنعة تحويل الطور . تزيد تكلفة هذه التقنيات بشكل كبير من تكلفة تصنيع منتجات أشباه الموصلات دون الطول الموجي، مع زيادة التكلفة بشكل كبير مع كل عقدة تقنية متقدمة. علاوة على ذلك، تتضاعف هذه التكاليف بسبب العدد المتزايد من طبقات القناع التي يجب طباعتها عند الحد الأدنى من الملعب، وانخفاض العائد من طباعة العديد من الطبقات في أحدث التقنيات. بالنسبة لتصميمات الدوائر المتكاملة الجديدة، فإن هذا يدخل في تكاليف النماذج الأولية والإنتاج.
سمك البوابة، وهو بُعد مهم آخر، يتم تقليله إلى 1.2 نانومتر فقط (إنتل). لا تعزل سوى عدد قليل من الذرات جزء "المفتاح" من الترانزستور، مما يتسبب في تدفق الشحنة من خلاله. يحدث هذا التسرب غير المرغوب فيه بسبب النفق الكمومي . يجب الجمع بين الكيمياء الجديدة للعوازل ذات البوابة العالية κ والتقنيات الحالية، بما في ذلك تحيز الركيزة والجهد المتعدد للعتبات، لمنع التسرب الناتج عن استهلاك الطاقة بشكل مفرط.
توضح أوراق IEDM الصادرة عن Intel في عام 2002 و2004 و2005 الاتجاه الصناعي المتمثل في أن أحجام الترانزستور لم تعد قادرة على التكيف مع بقية أبعاد الميزة (تغير عرض البوابة فقط من 220 نانومتر إلى 210 نانومتر من تقنيات 90 نانومتر إلى 65 نانومتر). ومع ذلك، تستمر الوصلات (المعادن والبولي) في الانكماش، مما يقلل من مساحة الشريحة وتكلفة الشريحة، فضلاً عن تقصير المسافة بين الترانزستورات، مما يؤدي إلى أجهزة ذات أداء أعلى وتعقيد أكبر عند مقارنتها بالعقد السابقة. تتميز عملية 65 نانومتر من Intel بكثافة ترانزستور تبلغ 2.08 مليون ترانزستور لكل مليمتر مربع (MTr/mm2). [2]
مثال: عملية فوجيتسو 65 نانومتر
- طول البوابة: 30 نانومتر (عالي الأداء) إلى 50 نانومتر (منخفض الطاقة)
- الجهد الأساسي: 1.0 فولت
- 11 طبقة ربط من النحاس باستخدام السيليكا النانوية كعازل كهربائي منخفض للغاية (κ=2.25)
- المعدن 1 درجة: 180 نانومتر
- مصدر/مصرف السيليسيد النيكل
- سمك أكسيد البوابة: 1.9 نانومتر (ن)، 2.1 نانومتر (ب)
هناك في الواقع نسختان من هذه العملية: CS200، التي تركز على الأداء العالي، وCS200A، التي تركز على الطاقة المنخفضة.
[3] [4]
المعالجات التي تستخدم تقنية التصنيع 65 نانومتر
- سوني/توشيبا EE + GS ( PStwo ) [5] - 2005
- إنتل كور – 2006-01-05
- إنتل بنتيوم 4 (سيدار ميل) – 2006-01-16
- سلسلة Intel Pentium D 900 – 2006-01-16
- Intel Xeon ( Sossaman ) – 2006-03-14
- Intel Celeron D (أنوية Cedar Mill) – 2006-05-28
- إنتل كور 2 – 2006-07-27
- سلسلة AMD Athlon 64 (بدءًا من ليما) – 2007-02-20
- سلسلة AMD Turion 64 X2 (بدءًا من Tyler) – 2007-05-07
- وحدة معالجة الرسوميات NVIDIA GeForce 8800GT – 2007-10-29
- Sony/Toshiba/IBM Cell ( PlayStation 3 ) (تم التحديث) – 2007-10-30
- Sun UltraSPARC T2 – 2007–10
- سلسلة AMD Phenom
- z10 من IBM
- معالج IBM "Loki" لـ Xbox 360 - 2007
- عائلة TI OMAP 3 [6] – 2008-02
- فيا نانو – 2008-05
- AMD Turion Ultra – 2008-06 [7]
- لونجسون – 2009
- نيكون اكسبيد 2 – 2010
- MCST Elbrus 4C – 2014 [8]
- SRISA 1890VM9Ya – 2016 [9]
مراجع
- ^ خريطة الطريق الصناعية لعام 2006 محفوظ في 27 سبتمبر 2007، على موقع واي باك مشين ، الجدول 40أ.
- ^ "مراجعة متعمقة لمعالجات Intel 10nm Cannon Lake وCore i3-8121U".
- ^ "Fujitsu Introduces World-class 65-Nanometer Process Technology for Advanced Server, Mobile Applications". Fujitsu (Press release). Sunnyvale, CA. September 20, 2005. مؤرشف من الأصل في 27 سبتمبر 2011. تم الاسترجاع في 10 أغسطس 2008 .
- ^ كيم، بول (7 فبراير 2006). تقنية معالجة CMOS 65nm (PDF) . DesignCon. Fujitsu .
- ^ "" 65 نانومتر 対応 の 半導体設備 を導入.3 年間で 2000円の投資". pc.watch.impress.co.jp . أرشفة من الإصدار الأصلي في 13 آب 2016.
- ^ "عائلة معالجات تطبيقات الوسائط المتعددة OMAP 3" (PDF) . Texas Instruments . 2007. ص. 1.
- ^ جرونر، ولفجانج (3 مايو 2007). "AMD تستعد لإصدار معالجات Turion X2 بتقنية 65 نانومتر". TG Daily . مؤرشف من الأصل في 13 سبتمبر 2007. تم الاسترجاع في 4 مارس 2008 .
- ^ "المعالج الدقيق Elbrus-4C".
- ^ “ФГУ ФНЦ НИИСИ RAН: Разработка СБИС”.
مصادر
- "إنتل تعتزم خفض تسربات بريسكوت بنسبة 75% عند 65 نانومتر". ذا ريجيستر. 31 أغسطس 2004. تم الاسترجاع في 25 أغسطس 2007 .
- عينة هندسية من نواة "يوناه" بنتيوم إم، جيش الدفاع الإسرائيلي، ربيع 2005، إكستريم تيك
- "65 نانو سيليكون من AMD جاهزة للانطلاق". The Inquirer. 2 سبتمبر 2005. مؤرشف من الأصل في 25 نوفمبر 2005. تم الاسترجاع في 25 أغسطس 2007 .
{{cite news}}: CS1 maint: unfit URL (link)
| سبقه 90 نانومتر |
عمليات تصنيع MOSFET | تلاها 45 نانومتر |
