دي إي سي ألفا

الموسوعة الحرة
معالجات ألفا الدقيقة
صورة قالب DEC AXP 21064
حزمة DEC AXP 21064
شريحة DEC AXP 21064 عارية مثبتة على بطاقة عمل مع بعض الإحصائيات
كومباك 21264 سي

ألفا (أصلاً ألفا AXP ) هو معالج حاسوبي ذو مجموعة تعليمات مختصرة (RISC) 64 بت ، طورته شركة ديجيتال إكويبمنت (DEC). صُمم ألفا ليحل محل حواسيب VAX ذات مجموعة التعليمات المعقدة (CISC) 32 بت، وليكون معالج RISC عالي التنافسية لمحطات عمل يونكس والأسواق المماثلة.

تم تطبيق معالج ألفا في سلسلة من المعالجات الدقيقة التي طورتها وصنعتها شركة دي إي سي. وقد استُخدمت هذه المعالجات الدقيقة بشكل بارز في مجموعة متنوعة من محطات العمل والخوادم التابعة لشركة دي إي سي، والتي شكلت فيما بعد الأساس لمعظم منتجاتها المتوسطة والعالية الأداء. كما أنتجت العديد من الشركات الخارجية أنظمة ألفا، بما في ذلك لوحات أم بحجم أجهزة الكمبيوتر الشخصية .

تضمنت أنظمة التشغيل التي تدعم ألفا : أوبن في إم إس (المعروف سابقًا باسم أوبن في إم إس إيه إكس بي)، وترو 64 يونكس (المعروف سابقًا باسم دي إي سي أو إس إف/1 إيه إكس بي وديجيتال يونكس)، وويندوز إن تي (الذي توقف دعمه بعد الإصدار 4.0 ؛ والإصدار التجريبي ويندوز 2000 آر سي 2 )، [ 1 ] ولينكس ( ديبيان ، وسوزي ، [ 2 ] وجنتو ، وريد هات )، وبي إس دي يونكس ( نت بي إس دي ، وأوبن بي إس دي ، وفري بي إس دي حتى الإصدار 6.x)، وبلان 9 من مختبرات بيل ، ونواة إل 4 كا::بيستاشيو . وقد تم نقل نظام ألتريكس إلى ألفا خلال المراحل الأولى لتطوير بنية ألفا، ولكنه لم يُطرح كمنتج. [ 3 ]

تم بيع بنية ألفا، إلى جانب معظم أجزاء شركة دي إي سي، إلى شركة كومباك في عام 1998. [ 4 ] أعلنت كومباك، التي كانت بالفعل عميلاً لشركة إنتل في مجال معالجات x86، أنها ستتخلى تدريجياً عن بنية ألفا لصالح بنية إيتانيوم القادمة من هيوليت-باكارد /إنتل ، وباعت جميع حقوق الملكية الفكرية لبنية ألفا إلى إنتل في عام 2001، [ 5 ] مما أدى فعلياً إلى توقف إنتاج المنتج. استحوذت هيوليت-باكارد على كومباك في عام 2002، واستمرت في تطوير خط الإنتاج الحالي حتى عام 2004، وبيع الأنظمة القائمة على بنية ألفا، بشكل رئيسي لقاعدة العملاء الحالية، حتى أبريل 2007. [ 6 ]

تاريخ

موشور

حققت شركة ديجيتال إكويبمنت (DEC) نجاحًا باهرًا خلال ثمانينيات القرن الماضي مع حواسيب VAX ذات معالجات CISC 32 بت التي تعمل بنظام التشغيل VMS . ومع ذلك، وبحلول منتصف الثمانينيات، اتفقت الشركة مع الرأي السائد في الصناعة بأن تقنية RISC الجديدة أكثر كفاءة من CISC. ونتيجة لذلك، انطلقت العديد من المشاريع الداخلية المنافسة، مما تسبب في تأخيرات وحالة من عدم اليقين. [ 7 ]

انبثقت ألفا من مشروع سابق لتقنية RISC يُدعى آلة مجموعة التعليمات المبسطة المتوازية ( PRISM )، والذي كان بدوره نتاجًا لعدة مشاريع سابقة. صُممت PRISM لتكون ذات تصميم مرن، يدعم تطبيقات شبيهة بنظام يونكس، وبرمجيات VAX/VMS الحالية من شركة ديجيتال، بعد إجراء تعديلات طفيفة. يدعم نظام تشغيل جديد يُدعى MICA واجهات ULTRIX وVAX/VMS على نواة مشتركة ، مما يسمح بنقل برامج كلا النظامين بسهولة إلى بنية PRISM. [ 8 ]

بدأ تطوير تصميم PRISM عام 1985، وخضع لتغييرات مستمرة خلال مراحل التطوير استجابةً لتغيرات سوق الحواسيب، مما أدى إلى تأخيرات طويلة في طرحه. ولم يُقرر اعتماده كمعالج 64 بت إلا في صيف عام 1987 ، وكان من أوائل التصاميم من هذا النوع في صيغة المعالجات الدقيقة . في أكتوبر من العام نفسه، طرحت شركة صن مايكروسيستمز جهاز Sun-4 ، أول محطة عمل لها تستخدم معالج SPARC الجديد . وقد كان أداؤه أسرع بثلاث إلى أربع مرات من تصميمات Sun-3 السابقة التي تستخدم معالج Motorola 68020 ، وتفوق على جميع منتجات يونكس من شركة DEC. ثم تغيرت الخطط مرة أخرى؛ حيث أُعيد تصميم PRISM ليصبح معالج 32 بت، موجهاً مباشرةً إلى سوق يونكس. وقد أدى ذلك إلى مزيد من التأخير في طرحه. [ 9 ]

بعد أن شهد فريق في مكتب بالو ألتو تأجيل موعد تسليم جهاز PRISM بشكل متكرر، ونظرًا لاحتمالية حدوث المزيد من التأخيرات، قرر الفريق تصميم محطة عمل خاصة بهم باستخدام معالج RISC آخر. اختار الفريق معالج MIPS R2000 ، وقام ببناء أول محطة عمل DECstation تعمل بنظام Ultrix في غضون 90 يومًا. [ 10 ] أثار هذا الأمر جدلًا حادًا داخل الشركة، بلغ ذروته في اجتماع إداري عُقد في يوليو 1988. بدا أن جهاز PRISM أسرع من معالج R2000، ولكن كان من المتوقع طرح أجهزة R2000 في السوق بحلول يناير 1989، أي قبل عام من طرح PRISM. عند قبول هذا المقترح، اختفى أحد الدورين الأصليين لجهاز PRISM. كان قرار تحويل PRISM إلى نظام إدارة فيديو قد انتهى بالفعل بحلول ذلك الوقت، لذا لم يتبق أي دور. تم إلغاء مشروع PRISM في الاجتماع. [ 11 ]

لقاح ريسي

مع انتهاء الاجتماع، اقترب كين أولسن من بوب سوبنيك ، مصرحًا بأن رقائق RISC تبدو وكأنها تشكل تهديدًا مستقبليًا لخط إنتاج VAX. وطلب من سوبنيك التفكير في ما يمكن فعله مع VAX للحفاظ على قدرتها التنافسية مع أنظمة RISC المستقبلية. [ 9 ]

أدى ذلك إلى تشكيل فريق "RISCy VAX". درس الفريق في البداية ثلاثة مفاهيم. الأول هو نسخة مُصغّرة من بنية مجموعة تعليمات VAX (ISA) تعمل على نظام شبيه بـ RISC، تاركةً تعليمات VAX الأكثر تعقيدًا لبرامج النظام الفرعية. المفهوم الثاني هو نظام RISC خالص يُترجم كود VAX الحالي إلى بنية مجموعة تعليمات خاصة به أثناء التشغيل، ويخزنه في ذاكرة التخزين المؤقت لوحدة المعالجة المركزية . أخيرًا، كان لا يزال هناك احتمال وجود معالج CISC أسرع بكثير يُشغّل بنية مجموعة تعليمات VAX كاملة. لسوء الحظ، أضافت جميع هذه المقاربات عبئًا إضافيًا، ولن تكون قادرة على منافسة جهاز RISC خالص يُشغّل كود RISC أصلي. [ 12 ]

ثم درس الفريق أنظمة هجينة تجمع بين أحد حلول VAX أحادية الشريحة الموجودة لديهم وشريحة RISC كمعالج مساعد لتلبية احتياجات الأداء العالي. أشارت هذه الدراسات إلى أن النظام سيُعاني حتمًا من قصور في الأداء بسبب الجزء ذي الأداء المنخفض، ولن يُقدم أي ميزة جوهرية. عند هذه النقطة، أوضحت نانسي كروننبرغ أن المستخدمين يُشغلون نظام VMS، وليس VAX، وأن VMS لا يعتمد إلا على عدد قليل من مكونات الأجهزة بناءً على نموذج المقاطعات وتقسيم الذاكرة. بدا أنه لا يوجد سبب مقنع يمنع نقل VMS إلى شريحة RISC طالما تم الحفاظ على هذه الأجزاء الصغيرة من النموذج. أشارت دراسات لاحقة حول هذا المفهوم إلى أن هذا النهج عملي. [ 12 ]

قدّم سوبنيك التقرير الناتج إلى فريق عمل الاستراتيجية في فبراير 1989. طُرح سؤالان: هل يمكن لتصميم RISC الناتج أن يكون رائدًا في الأداء في سوق يونكس، وهل ينبغي أن يكون الجهاز معيارًا مفتوحًا؟ وبناءً على ذلك، اتُخذ القرار باعتماد بنية PRISM مع التعديلات المناسبة. أصبح هذا مفهوم "EVAX"، وهو امتداد لتطبيق CMOS CVAX الناجح . عندما وافقت الإدارة على النتائج، قررت منح المشروع اسمًا أكثر حيادية، وحذفت "VAX"، واستقرت في النهاية على Alpha. [ 13 ] استُلهم الاسم من استخدام "Omega" كاسم رمزي لطراز VAX 4000 القائم على NVAX ؛ وكان القصد من "Alpha" الإشارة إلى بداية خط إنتاج جديد (بالإشارة إلى Alpha وOmega ). [ 14 ] بعد ذلك بوقت قصير، بدأ العمل على نقل VMS إلى البنية الجديدة . [ 15 ]

ألفا

صُممت ألفا لتحقيق أداء عالٍ وقدرة على تشغيل كلٍ من VMS وUnix. يوفر التحويل الثنائي توافقًا مع الإصدارات السابقة من تطبيقات VAX VMS وUltrix MIPS. [ 7 ] تُنفذ ألفا معظم مفاهيم PRISM الأساسية، ولكن أُعيد ضبطها للسماح بتشغيل VMS وبرامجها بسرعة معقولة دون أي تحويل. كان ريتشارد إل. سايتس وريتشارد تي. ويتك هما المصممان الرئيسيان لمجموعة تعليمات ألفا. [ 16 ] طُوِّر رمز Epicode الخاص بـ PRISM ليصبح رمز PALcode الخاص بـ ألفا ، مما يوفر واجهة مجردة لميزات خاصة بتنفيذ النظام الأساسي والمعالج.

لا يكمن الإسهام الرئيسي لمعالج ألفا في صناعة المعالجات الدقيقة، والسبب الرئيسي لأدائه المتميز، في بنيته بقدر ما يكمن في تنفيذه. [ 17 ] في ذلك الوقت (كما هو الحال الآن)، كانت صناعة الرقائق الإلكترونية خاضعة لهيمنة أدوات التصميم والتخطيط الآلية. واصل مصممو الرقائق في شركة ديجيتال تطوير تصميم الدوائر اليدوي المتطور للتعامل مع بنية VAX المعقدة. تُظهر رقائق ألفا أن تصميم الدوائر اليدوي، المطبق على بنية أبسط وأكثر دقة، يسمح بترددات تشغيل أعلى بكثير من تلك الممكنة باستخدام أنظمة التصميم الآلية. وقد أدت هذه الرقائق إلى نهضة في تصميم الدوائر المخصصة ضمن مجتمع مصممي المعالجات الدقيقة.

في الأصل، كانت معالجات ألفا تُعرف باسم سلسلة DECchip 21x64 ، [ 18 ] حيث استُبدل اسم "DECchip" في منتصف التسعينيات باسم "ألفا". يشير الرقمان الأولان، "21"، إلى القرن الحادي والعشرين، بينما يشير الرقمان الأخيران، "64"، إلى 64 بت. [ 18 ] صُممت معالجات ألفا لتكون 64 بت منذ البداية، ولا يوجد إصدار 32 بت. يتوافق الرقم الأوسط مع جيل بنية ألفا. داخليًا، كانت معالجات ألفا تُعرف أيضًا بأرقام EV ، حيث يرمز EV رسميًا إلى "Extended VAX" ولكن له معنى فكاهي بديل هو "Electric Vlasic "، تكريمًا لتجربة Electric Pickle في مختبر الأبحاث الغربي. [ 19 ] يشير الرقم في تسميات EV إلى عملية تصنيع أشباه الموصلات التي صُممت الشريحة من أجلها. على سبيل المثال، استخدم معالج EV4 عملية CMOS-4 من DEC. [ 12 ]

في مايو 1997، رفعت شركة دي إي سي دعوى قضائية ضد شركة إنتل بتهمة انتهاك براءات اختراع ألفا الخاصة بها في تصميم رقائق بنتيوم الأصلية ، وبنتيوم برو ، وبنتيوم 2. [ 20 ] وكجزء من التسوية، بيع جزء كبير من أعمال دي إي سي في تصميم وتصنيع الرقائق إلى إنتل. وشمل ذلك تطبيق سترونغ آرم من دي إي سي لبنية حاسوب ARM ، والذي سوّقته إنتل تحت اسم معالجات XScale الشائعة الاستخدام في أجهزة الكمبيوتر الكفية . بقي جوهر شركة ديجيتال سيميكوندكتور، أي مجموعة معالجات ألفا الدقيقة، مع دي إي سي، بينما انتقلت مباني المكاتب التابعة لها إلى إنتل كجزء من مصنع هدسون. [ 21 ]

نماذج محسّنة

كانت الأجيال القليلة الأولى من رقائق ألفا من بين أكثر الرقائق ابتكارًا في عصرها.

  • استُخدم نموذج ما قبل الإنتاج، المسمى EV3 ، في نظام تجريبي يُسمى وحدة العرض التوضيحي ألفا (ADU). استُخدمت وحدات العرض التوضيحي ألفا لنقل أنظمة التشغيل إلى بنية ألفا. كان أحد الاختلافات الرئيسية بين EV3 والنماذج اللاحقة هو غياب وحدة الفاصلة العائمة. [ 22 ]
  • الإصدار الأول، Alpha 21064 أو EV4 ، هو أول معالج دقيق CMOS ينافس تردد تشغيله أجهزة الكمبيوتر الصغيرة وأجهزة الكمبيوتر المركزية ECL ذات الطاقة العالية.
  • أما المعالج الثاني، 21164 أو EV5 ، فهو أول معالج دقيق يضع ذاكرة تخزين مؤقت ثانوية كبيرة على الشريحة. [ 23 ]
  • أما الثالث، 21264 أو EV6 ، فهو أول معالج دقيق يجمع بين تردد التشغيل العالي وبنية التنفيذ خارج الترتيب الأكثر تعقيدًا .
  • يُعد المعالج 21364 أو EV7 أول معالج عالي الأداء يحتوي على وحدة تحكم ذاكرة مدمجة . [ 24 ]
  • كان من المفترض أن يكون المعالج 21464 أو EV8 ، الذي لم يُنتج ، أول معالج يتضمن خاصية المعالجة المتعددة المتزامنة ، ولكن تم إلغاء هذا الإصدار بعد بيع شركة DEC إلى شركة Compaq . أما مشروع Tarantula البحثي، الذي كان من المرجح أن يُسمى EV9 ، فكان سيكون أول معالج من سلسلة Alpha مزود بوحدة معالجة متجهة . [ 25 ]

يشير تقريرٌ مُستمرٌّ يُنسب إلى مُطلعين في شركة دي إي سي إلى أن اختيار علامة AXP للمعالج كان من قِبل القسم القانوني في الشركة، الذي كان لا يزال مُتأثرًا بفضيحة علامة VAX التجارية . [ 26 ] بعد بحثٍ مُطوّل، تبيّن أن علامة "AXP" غير مُستخدمةٍ على الإطلاق. وفي أوساط صناعة الحواسيب، انتشرت نكتةٌ مفادها أن اختصار AXP يعني "تقريبًا PRISM". [ 27 ]

مبادئ التصميم

صُممت بنية ألفا لتكون تصميمًا عالي الأداء. وقد أرادت شركة ديجيتال أن تدعم هذه البنية زيادة في الأداء بمقدار ألف ضعف على مدى خمسة وعشرين عامًا. ولضمان ذلك، أُزيلت أي ميزة معمارية تعيق إصدار تعليمات متعددة، أو سرعة الساعة، أو المعالجة المتعددة. ونتيجة لذلك، لا تحتوي بنية ألفا على ما يلي:

رموز الحالة

لا يحتوي معالج ألفا على رموز حالة لتعليمات الأعداد الصحيحة [ 30 ] لتجنب أي اختناق محتمل في سجل حالة الحالة. عند حدوث تجاوز في التعليمات، مثل جمع عددين لا يتسع ناتجهما في 64 بت، تُكتب أقل 32 أو 64 بت أهمية في سجل الوجهة. يُولّد الحمل بإجراء مقارنة غير مُوقّعة بين الناتج وأي من المعاملين لمعرفة ما إذا كان الناتج أصغر من أي منهما. إذا كانت النتيجة صحيحة، تُكتب القيمة واحد في أقل بت أهمية في سجل الوجهة للإشارة إلى الحالة.

السجلات

تُحدد بنية النظام مجموعة من 32 سجلًا للأعداد الصحيحة ومجموعة من 32 سجلًا للأعداد العشرية، بالإضافة إلى عداد البرنامج ، وسجلين للقفل، وسجل تحكم في الأعداد العشرية (FPCR). كما تُحدد سجلات اختيارية، تُنفذ فقط عند الحاجة إليها في التطبيق. وأخيرًا، تُحدد سجلات PALcode .

تُرمز سجلات الأعداد الصحيحة من R0 إلى R31، بينما تُرمز سجلات الأعداد العشرية من F0 إلى F31. يُضبط سجلا R31 وF31 على الصفر، ويتم تجاهل عمليات الكتابة إليهما بواسطة التعليمات. درست شركة Digital استخدام ملف سجلات مُدمج، ولكن تبيّن أن ملف السجلات المُجزأ أفضل، حيث يُتيح ذلك للتصميمات ثنائية الرقاقة وجود ملف سجلات على كل رقاقة، وللتصميمات التي تُعالج الأعداد الصحيحة فقط الاستغناء عن ملف سجلات الأعداد العشرية. كما تبيّن أن ملف السجلات المُجزأ أكثر ملاءمة لإصدار تعليمات متعددة نظرًا لانخفاض عدد منافذ القراءة والكتابة. تمت دراسة عدد السجلات في كل ملف سجلات، حيث كان 32 و64 خيارًا مطروحًا. خلصت Digital إلى أن 32 سجلًا هو الأنسب لأنه يتطلب مساحة أقل على الرقاقة ، مما يُحسّن ترددات الساعة. لم يُعتبر هذا العدد من السجلات مشكلة كبيرة فيما يتعلق بالأداء والتوسع المستقبلي، حيث يُمكن لـ 32 سجلًا دعم إصدار تعليمات ثماني الاتجاهات على الأقل.

عداد البرنامج عبارة عن سجل 64 بت يحتوي على عنوان بايت افتراضي محاذٍ للكلمة الطويلة، أي أن البتتين الأدنى من عداد البرنامج تكونان دائمًا صفرًا. يتم زيادة عداد البرنامج بمقدار أربعة إلى عنوان التعليمات التالية عند فك تشفير أي تعليمة. تستخدم تعليمات التحميل المقفلة والتخزين المشروطة علامة قفل وسجل عنوان فعلي مقفل لدعم المعالجات المتعددة. سجل التحكم في الفاصلة العائمة (FPCR) هو سجل 64 بت مُعرَّف في بنية النظام، ومُصمَّم للاستخدام في تطبيقات ألفا مع أجهزة الفاصلة العائمة المتوافقة مع معيار IEEE 754 .

أنواع البيانات

في بنية ألفا، يتم تعريف البايت على أنه بيانات 8 بت (ثمانية بت)، والكلمة على أنها بيانات 16 بت ، والكلمة الطويلة على أنها بيانات 32 بت ، والكلمة الرباعية على أنها بيانات 64 بت ، والكلمة الثمانية على أنها بيانات 128 بت .

حددت بنية ألفا في الأصل ستة أنواع من البيانات:

  • عدد صحيح رباعي الكلمات (64 بت)
  • عدد صحيح طويل (32 بت)
  • IEEE T-floating-point (دقة مزدوجة، 64 بت)
  • IEEE S-floating-point (single precision, 32-bit)

للحفاظ على مستوى من التوافق مع VAX ، وهي بنية 32 بت التي سبقت Alpha، تم تضمين نوعين آخرين من بيانات الفاصلة العائمة:

  • VAX G-floating point (double precision, 64-bit)
  • VAX F-floating point (single precision, 32-bit)

لم يكن نظام VAX H-floating point (رباعي الدقة، 128 بت) مدعومًا، [ 31 ] ولكن يتوفر خيار آخر للفاصلة العائمة 128 بت، وهو X-floating point، على نظام Alpha، وليس على نظام VAX. [ 32 ] وقد وُصفت H وX بأنهما متشابهتان، ولكنهما ليستا متطابقتين. يتوفر برنامج محاكاة لنظام H-floating من شركة DEC، بالإضافة إلى برنامج تحويل على مستوى الكود المصدري يُسمى DECmigrate.

ذاكرة

يتميز معالج ألفا بمساحة عناوين افتراضية خطية 64 بت بدون تجزئة للذاكرة. يمكن للأنظمة الأخرى استخدام مساحة عناوين افتراضية أصغر بحجم أدنى 43 بت. على الرغم من أن البتات غير المستخدمة لم تُنفذ في مكونات مادية مثل ذاكرة الترجمة السريعة (TLB) ، إلا أن بنية المعالج تتطلب من الأنظمة التحقق من كونها صفرًا لضمان توافق البرامج مع الأنظمة التي تستخدم مساحة عناوين افتراضية أكبر (أو كاملة).

صيغ التعليمات

تتميز مجموعة تعليمات ألفا بطول تعليمات ثابت يبلغ 32 بت. ولديها ستة تنسيقات للتعليمات.

يكتب313029282726252423222120191817161514131211109876543210
عمليات الأعداد الصحيحةرمز العمليةرعRbغير مستخدم0وظيفةRC
عملية الأعداد الصحيحة، حرفيًارمز العمليةرعحرفي1وظيفةRC
عمليات الفاصلة العائمةرمز العمليةرعRbوظيفةRC
تنسيق الذاكرةرمز العمليةرعRbالنزوح
تنسيق الفرعرمز العمليةرعالنزوح
تنسيق CALL_PALرمز العمليةوظيفة

يُستخدم تنسيق العمليات للأعداد الصحيحة في تعليمات الأعداد الصحيحة. يتضمن هذا التنسيق حقل رمز العملية (opcode) بطول 6 بتات، يليه حقل Ra الذي يُحدد السجل الذي يحتوي على المعامل الأول، وحقل Rb الذي يُحدد السجل الذي يحتوي على المعامل الثاني. ثم يوجد حقل بطول 3 بتات غير مستخدم ومحجوز. يحتوي حقل بطول بت واحد على القيمة "0"، مما يميز هذا التنسيق عن تنسيق الأعداد الصحيحة الحرفية. يلي ذلك حقل الدالة بطول 7 بتات، والذي يُستخدم مع رمز العملية لتحديد العملية. الحقل الأخير هو حقل Rc، الذي يُحدد السجل الذي يجب كتابة نتيجة العملية الحسابية إليه. جميع حقول السجلات بطول 5 بتات، وهي ضرورية لعنونة 32 موقعًا فريدًا، وهي سجلات الأعداد الصحيحة الـ 32.

يُستخدم تنسيق القيمة العددية الثابتة في تعليمات الأعداد الصحيحة التي تستخدم قيمة ثابتة كأحد المعاملات. ويتطابق هذا التنسيق مع تنسيق عملية الأعداد الصحيحة، باستثناء استبدال حقل Rb ذي الخمسة بتات والبتات الثلاثة غير المستخدمة بحقل قيمة ثابتة ذي ثمانية بتات، والذي يتم توسيعه بالأصفار ليصبح معاملًا ذا 64 بتًا.

يُستخدم تنسيق العمليات الحسابية للأعداد العشرية في تعليمات الأعداد العشرية. وهو مشابه لتنسيق العمليات الحسابية للأعداد الصحيحة، ولكنه يحتوي على حقل دالة مكون من 11 بت، وذلك بفضل استخدام البتات الحرفية وغير المستخدمة المحجوزة في تنسيق العمليات الحسابية للأعداد الصحيحة.

يُستخدم تنسيق الذاكرة هذا في الغالب بواسطة تعليمات التحميل والتخزين. ويحتوي على حقل رمز العملية (opcode) ذي 6 بتات، وحقل Ra ذي 5 بتات، وحقل Rb ذي 5 بتات، وحقل الإزاحة ذي 16 بتًا.

تحتوي تعليمات التفرع على حقل رمز العملية (opcode) ذي 6 بتات، وحقل Ra ذي 5 بتات، وحقل الإزاحة ذي 21 بتًا. يُحدد حقل Ra سجلًا يتم اختباره بواسطة تعليمة التفرع الشرطية، وإذا تحقق الشرط، يتم تحديث عداد البرنامج بإضافة محتويات حقل الإزاحة إلى عداد البرنامج. يحتوي حقل الإزاحة على عدد صحيح مُوَقَّع، وإذا كانت قيمة العدد موجبة، يتم زيادة عداد البرنامج عند تنفيذ التفرع. أما إذا كانت قيمة العدد سالبة، فيتم إنقاص عداد البرنامج عند تنفيذ التفرع. وبالتالي، يبلغ نطاق التفرع ±1 ميجا بايت من التعليمات، أو ±4 ميجا بايت. صُممت بنية ألفا بنطاق واسع كجزء من هدفها المستقبلي.

تستخدم التعليمات تنسيق CALL_PAL CALL_PALلاستدعاء إجراءات PALcode الفرعية. يحتفظ هذا التنسيق بحقل رمز العملية، ولكنه يستبدل الحقول الأخرى بحقل دالة مكون من 26 بت، يحتوي على عدد صحيح يحدد إجراء PAL الفرعي.

مجموعة التعليمات

تعليمات التحكم

تتألف تعليمات التحكم من تفرعات مشروطة وغير مشروطة، بالإضافة إلى القفزات. تستخدم تعليمات التفرع المشروطة وغير المشروطة تنسيق تعليمات التفرع، بينما تستخدم تعليمات القفز تنسيق تعليمات الذاكرة.

تختبر التفرعات الشرطية ما إذا كانت البتة الأقل أهمية في سجل ما مضبوطة أم فارغة، أو تقارن سجلًا ككلمة رباعية ذات إشارة مع الصفر، ثم تتفرع إذا كان الشرط المحدد صحيحًا. الشروط المتاحة لمقارنة سجل ما بالصفر هي: المساواة، عدم المساواة، أصغر من، أصغر من أو يساوي، أكبر من أو يساوي، وأكبر من. يتم حساب العنوان الجديد عن طريق محاذاة الكلمة الطويلة وتمديد الإشارة للإزاحة المكونة من 21 بت، ثم إضافتها إلى عنوان التعليمة التي تلي التفرع الشرطي.

تُحدِّث التفرعات غير المشروطة عداد البرنامج بعنوان جديد يُحسب بنفس طريقة التفرعات المشروطة. كما تحفظ عنوان التعليمة التي تلي التفرع غير المشروط في سجل. يوجد نوعان من هذه التعليمات، ويختلفان فقط في التلميحات المُقدَّمة لوحدة التنبؤ بالتفرعات.

توجد أربع تعليمات قفز. تؤدي جميعها نفس العملية، وهي حفظ عنوان التعليمة التالية للقفزة، وتزويد عداد البرنامج بعنوان جديد من سجل. تختلف هذه التعليمات في التلميحات المُقدمة إلى وحدة التنبؤ بالتفرع. يُستخدم حقل الإزاحة غير المستخدم لهذا الغرض.

الحساب الصحيح

تُجري تعليمات الحساب الصحيح عمليات الجمع والضرب والطرح على الكلمات الطويلة والكلمات الرباعية، بالإضافة إلى المقارنة على الكلمات الرباعية. لا توجد تعليمات للقسمة، إذ رأى المصممون أن تنفيذها في الدوائر الإلكترونية يُخلّ بالبساطة. إضافةً إلى تعليمات الجمع والطرح القياسية، توجد نسخ مُعدّلة منها ، حيث تُزيح هذه النسخ المعامل الثاني إلى اليسار بمقدار بتين أو ثلاث قبل الجمع أو الطرح. تكتب تعليمات ضرب الكلمات الطويلة وضرب الكلمات الرباعية أقل 32 أو 64 بتًا أهميةً من نتيجة 64 أو 128 بتًا على التوالي في سجل الوجهة. ولأن الحصول على النصف الأكثر أهمية مفيد، فقد تم توفير تعليمة ضرب الكلمات الرباعية غير الموقعة عالية (UMULH). تُستخدم UMULH لتنفيذ خوارزميات الحساب والقسمة متعددة الدقة. وقد استُوحِيَ مفهوم تعليمة الضرب المنفصلة التي تُعيد النصف الأكثر أهميةً من النتيجة من برنامج PRISM .

تتجاهل التعليمات التي تعمل على الكلمات الطويلة النصف الأكثر أهمية من السجل، ويتم تمديد إشارة النتيجة ذات 32 بت قبل كتابتها إلى سجل الوجهة. افتراضيًا، لا تقوم تعليمات الجمع والضرب والطرح، باستثناء تعليمات UMULH والإصدارات المُعدّلة من الجمع والطرح، بمعالجة حالات تجاوز السعة. عند الحاجة إلى هذه الوظيفة، يتم توفير إصدارات من هذه التعليمات تُجري عملية كشف تجاوز السعة ومعالجة حالات تجاوز السعة.

تقارن تعليمات المقارنة بين سجلين أو سجل وقيمة حرفية، وتكتب القيمة '1' في سجل الوجهة إذا كان الشرط المحدد صحيحًا، أو القيمة '0' إذا لم يكن كذلك. وتشمل الشروط: المساواة، وعدم المساواة، وأصغر من أو يساوي، وأصغر من. وباستثناء التعليمات التي تحدد الشرطين الأولين، توجد إصدارات تُجري مقارنات مُوقّعة وغير مُوقّعة.

تستخدم تعليمات العمليات الحسابية للأعداد الصحيحة تنسيقات تعليمات العمليات الحسابية للأعداد الصحيحة.

منطقي ومتغير

تتألف التعليمات المنطقية من تلك الخاصة بإجراء العمليات المنطقية على مستوى البتات وعمليات النقل المشروطة على سجلات الأعداد الصحيحة. تُنفذ التعليمات المنطقية على مستوى البتات عمليات AND و NAND و NOR و OR و XNOR و XOR بين سجلين أو بين سجل وقيمة حرفية. تختبر تعليمات النقل المشروط سجلًا ككلمة رباعية مُوقّعة إلى الصفر، ثم تُنقل القيمة إذا كان الشرط المُحدد صحيحًا. الشروط المُحددة هي: المساواة، وعدم المساواة، وأصغر من أو يساوي، وأصغر من، وأكبر من أو يساوي، وأكبر من. تُنفذ تعليمات الإزاحة عمليات إزاحة حسابية إلى اليمين ، وعمليات إزاحة منطقية إلى اليسار واليمين . يُحدد مقدار الإزاحة بواسطة سجل أو قيمة حرفية. تستخدم التعليمات المنطقية وتعليمات الإزاحة تنسيقات تعليمات العمليات على الأعداد الصحيحة.

الإضافات

امتدادات الكلمات الثنائية (BWX)

تتضمن الإصدارات اللاحقة من معالجات ألفا امتدادات البايت-وورد، وهي مجموعة من التعليمات لمعالجة أنواع البيانات 8 بت و16 بت. ظهرت هذه التعليمات لأول مرة في المعالج الدقيق 21164A (EV56) وهي موجودة في جميع الإصدارات اللاحقة. تُنفذ هذه التعليمات عمليات كانت تتطلب سابقًا تعليمات متعددة، مما يُحسّن كثافة التعليمات البرمجية وأداء بعض التطبيقات. كما تُسهّل BWX محاكاة كود آلة x86 وكتابة برامج تشغيل الأجهزة . [ 33 ]

ذاكريتعليمات
LDBUتحميل بايت ممتد بصفر من الذاكرة إلى المسجل
LDWUتحميل كلمة ذات امتداد صفري من الذاكرة إلى المسجل
SEXTBبايت ممتد للتوقيع
SEXTWكلمة تمديد الإشارة
STBتخزين بايت من السجل إلى الذاكرة
STWتخزين الكلمة من السجل إلى الذاكرة

تعليمات الفيديو المتحركة (MVI)

كانت تعليمات الفيديو المتحركة (MVI) امتدادًا لمجموعة تعليمات Alpha ISA، حيث أضافت تعليمات لعمليات SIMD ( تعليمات مفردة، بيانات متعددة ). [ 34 ] وتشمل تطبيقات Alpha التي تدعم MVI، بالترتيب الزمني، Alpha 21164PC (PCA56 وPCA57)، و Alpha 21264 (EV6)، و Alpha 21364 (EV7). وعلى عكس معظم مجموعات تعليمات SIMD الأخرى في نفس الفترة، مثل MDMX في MIPS أو مجموعة تعليمات SPARC المرئية ، ولكن على غرار امتدادات تسريع الوسائط المتعددة في PA-RISC (MAX-1 وMAX-2)، كانت MVI مجموعة تعليمات بسيطة تتكون من بضع تعليمات تعمل على أنواع بيانات عددية صحيحة مخزنة في سجلات عددية صحيحة موجودة.

يعود بساطة MVI إلى سببين. أولًا، قررت شركة Digital أن معالج Alpha 21164 قادرٌ بالفعل على فك تشفير أقراص DVD برمجيًا، وبالتالي لا يتطلب تجهيزات إضافية لهذا الغرض، ولكنه غير فعال في ترميز MPEG-2 . أما السبب الثاني فهو ضرورة الحفاظ على سرعة دورات المعالجة. فإضافة العديد من التعليمات كان سيؤدي إلى تعقيد منطق فك التشفير وزيادة حجمه، مما يقلل من تردد ساعة المعالج.

يتكون MVI من 13 تعليمة:

ذاكريتعليمات
MAXSB8الحد الأقصى لبايتات الإشارة المتجهة
MAXSW4أقصى عدد للكلمات الموقعة المتجهة
MAXUB8الحد الأقصى لعدد البايتات غير الموقعة في المتجه
MAXUW4الحد الأقصى للكلمات غير الموقعة المتجهة
MINSB8الحد الأدنى لبايتات الإشارة المتجهة
MINSW4الحد الأدنى للكلمات الموقعة المتجهة
MINUB8الحد الأدنى لعدد البايتات غير الموقعة المتجهة
MINUW4الحد الأدنى لعدد الكلمات غير الموقعة المتجهة
PERRخطأ في البكسل
PKLBحزمة الكلمات الطويلة إلى بايتات
PKWBحزمة الكلمات إلى بايتات
UNPKBLفك البايتات إلى كلمات طويلة
UNPKBWفك تشفير البايتات إلى كلمات

امتدادات الفاصلة العائمة (FIX)

تُعدّ امتدادات الفاصلة العائمة (FIX) إضافةً إلى بنية ألفا. وهي تُقدّم تسع تعليمات لحساب الجذر التربيعي للفاصلة العائمة، ولنقل البيانات من وإلى سجلات الأعداد الصحيحة وسجلات الفاصلة العائمة. ويُعتبر معالج ألفا 21264 (EV6) أول معالج دقيق يُطبّق هذه التعليمات.

ذاكريتعليمات
FTOISنقل البيانات من الفاصلة العائمة إلى سجل عدد صحيح، S_floating
FTOITنقل البيانات من الفاصلة العائمة إلى سجل عدد صحيح، T_floating
ITOFFنقل البيانات من عدد صحيح إلى عدد عشري، F_floating
ITOFSنقل البيانات من عدد صحيح إلى عدد عشري، S_floating
ITOFTنقل البيانات من عدد صحيح إلى عدد عشري، T_floating
SQRTFالجذر التربيعي لـ F_floating
SQRTGالجذر التربيعي لـ G_floating
SQRTSالجذر التربيعي لـ S_floating
SQRTTالجذر التربيعي T_floating

عدد الامتدادات (CIX)

تُعدّ تقنية Count Extensions (CIX) امتدادًا للبنية المعمارية، حيث تُقدّم ثلاث تعليمات لحساب البتات. تُصنّف هذه التعليمات ضمن تعليمات الحساب الصحيح. وقد طُبّقت لأول مرة على معالج Alpha 21264A (EV67).

ذاكريتعليمات
CTLZعدد الأصفار البادئة
CTPOPتعداد السكان
CTTZعدد الأصفار اللاحقة

التطبيقات

اعتمدت شركة دي إي سي (DEC) معمارية ألفا كبنية حاسوبية وحيدة، على غرار ما فعلته مع نظام فاكس (VAX) بعد نجاحه الباهر. [ 7 ] كانت هذه التقنية بالغة الأهمية للشركة لدرجة أن أحد محللي الصناعة صرّح لمجلة كمبيوتر وورلد (Computerworld ) قائلاً: "إذا فشلت ألفا، فستكون دي إي سي في مأزق حقيقي". [ 35 ] ووصفت مجلة بي سي ويك (PC Week) شركة دي إي سي بأنها تخوض "معركة مصيرية". [ 36 ] كان حوالي 30 تطبيقًا متاحًا عند إطلاق أنظمة ألفا الأولى في نوفمبر 1992؛ وأعلنت دي إي سي أنها ستشحن 500 تطبيق إضافي خلال تسعة أشهر، و1500 تطبيق آخر لاحقًا. [ 37 ]

عند الإعلان عنها، رُوِّج لمعالج ألفا باعتباره بنيةً معماريةً ستُهيمن على مدى السنوات الخمس والعشرين القادمة. ورغم أن هذا لم يتحقق، إلا أن ألفا حظيت بعمرٍ طويلٍ نسبيًا. طُرحت النسخة الأولى، ألفا 21064 (المعروفة أيضًا باسم EV4 )، في نوفمبر 1992 بتردد يصل إلى 192 ميجاهرتز؛ وبعد بضعة أشهر، تم  تصغير حجم الشريحة قليلاً ( EV4S ، من 0.75  ميكرومتر إلى 0.675  ميكرومتر) لتصل سرعتها إلى 200 ميجاهرتز. كان المعالج ذو 64 بت تصميمًا فائق التجزئة والتوازي ، كغيره من تصميمات RISC، ولكنه مع ذلك تفوق عليها جميعًا، وروّجت له شركة DEC باعتباره أسرع معالج في العالم. وقد سمح الاهتمام الدقيق بتصميم الدوائر، وهو سمة مميزة لفريق تصميم هدسون، مثل دائرة الساعة المركزية الضخمة، بتشغيل وحدة المعالجة المركزية بسرعات أعلى، على الرغم من أن البنية الدقيقة كانت مشابهة إلى حد كبير لرقائق RISC الأخرى. بالمقارنة، كان معالج Intel Pentium الأقل تكلفة يعمل بسرعة 66 ميجاهرتز عند إطلاقه في الربيع التالي.  

أصبح معالج ألفا 21164 أو EV5 متاحًا في عام 1995 بترددات تصل إلى 333  ميجاهرتز. وفي يوليو 1996، رُفعت سرعة هذا المعالج إلى 500 ميجاهرتز، ثم إلى 666 ميجاهرتز  في مارس 1998. وفي عام 1998 أيضًا، أُصدر معالج ألفا 21264 ( EV6 ) بتردد 450 ميجاهرتز، ليصل في النهاية (في عام 2001 مع معالج 21264C / EV68CB ) إلى 1.25 جيجاهرتز. وفي عام 2003، أُطلق معالج ألفا 21364 أو EV7 مارفل ، وهو في الأساس نواة EV68 مزودة بأربعة روابط اتصال بين المعالجات بسرعة 1.6 جيجابايت/ثانية لتحسين أداء أنظمة المعالجات المتعددة ، ويعمل بتردد 1 أو 1.15 جيجاهرتز.    

في عام ١٩٩٦، مُنحت شركة سامسونج للإلكترونيات ترخيص إنتاج رقائق ألفا . بعد استحواذ كومباك على شركة ديجيتال ، وُضعت غالبية منتجات ألفا لدى شركة API NetWorks (المعروفة سابقًا باسم Alpha Processor Inc.)، وهي شركة خاصة ممولة من سامسونج وكومباك. في أكتوبر ٢٠٠١، أصبحت شركة مايكروواي المزود الحصري للمبيعات والخدمات لخط منتجات ألفا التابع لشركة API NetWorks.

في 25 يونيو 2001، أعلنت شركة كومباك عن إيقاف إنتاج معالج ألفا تدريجيًا بحلول عام 2004 لصالح معالج إيتانيوم من إنتل ، وألغت شريحة EV8 المخطط لها ، وباعت جميع حقوق الملكية الفكرية لمعالج ألفا إلى إنتل . [ 5 ] اندمجت شركة هيوليت-باكارد مع كومباك في عام 2002؛ وأعلنت هيوليت-باكارد أن تطوير سلسلة ألفا سيستمر لبضع سنوات أخرى، بما في ذلك إصدار نسخة EV7 بسرعة 1.3 جيجاهرتز تحمل اسم EV7z . وكانت هذه النسخة الأخيرة من معالج ألفا، حيث تم إلغاء معالج EV79 بتقنية 0.13 ميكرومتر أيضًا.  

تم تطبيق معالج ألفا أيضًا في معالج بيرانا ، وهو نموذج أولي بحثي طورته مجموعات أبحاث الشركات وتطوير الأجهزة غير المتوقفة التابعة لشركة كومباك في مختبر الأبحاث الغربية ومركز أبحاث الأنظمة. بيرانا هو تصميم متعدد النوى لأحمال عمل معالجة المعاملات ، ويحتوي على ثماني نوى بسيطة. وقد تم وصفه في الندوة الدولية السنوية السابعة والعشرين حول هندسة الحاسوب في يونيو 2000. [ 38 ]

يُزعم أن المراجعات المبكرة لبنية Sunway كانت مبنية على Alpha، ولكن منذ SW26010 ، تستخدم Sunway بنية مجموعة تعليمات جديدة لا علاقة لها بـ Alpha. [ 39 ] [ 40 ]

تاريخ النموذج

نموذجرقم الطرازسنةالتردد [ميجاهرتز]العملية [ميكرومتر]الترانزستورات [بالملايين]حجم القالب [مم 2 ]دبابيس الإدخال/الإخراجالطاقة [واط]الجهد االكهربىDcache [KB] [ b ]ذاكرة التخزين المؤقت [كيلوبايت]ذاكرة التخزين المؤقتBcacheISA
EV4210641992100 – 2000.751.68234290303.388–128  كيلوبايت - 16  ميجابايت 
EV4S210641993100 – 2000.6751.68186290273.388–128  كيلوبايت - 16  ميجابايت 
EV4521064A1994200 – 3000.52.85164333.31616–256  كيلوبايت - 16  ميجابايت 
LCA4210661993100 – 1660.6751.75209213.388–  
LCA4210681994660.6751.7520993.388–  
LCA4521066A1994100 – 2660.51.8161233.388–  
LCA4521068A19941000.51.81613.388–  
EV5211641995266 – 5000.59.3299296563.3/2.58896  كيلوبايتحتى 64  ميجابايتR
EV5621164A1996366 – 666 [ 41 ]0.359.66 [ 41 ]20931 – 55 [ 41 ]3.3/2.5 [ 41 ]8896  كيلوبايتحتى 64  ميجابايتR,B
PCA5621164PC1997400 – 5330.353.514126426 – 353.3/2.5816–512  كيلوبايت - 4  ميجابايتR,B,M
PCA5721164PC 600 – 6660.285.710128318 – 232.5/2.01632 [ 41 ]–512  كيلوبايت - 4  ميجابايتR,B,M
EV6212641998450 – 6000.3515.2314389732.06464–2 – 8  ميجابايتR,B,M,F
EV6721264A1999600 – 7500.2515.2210389 2.06464–2 – 8  ميجابايتR,B,M,F,C
EV68AL21264ب2001800 – 8330.1815.2125  1.76464–2 – 8  ميجابايتR,B,M,F,C,T
EV68CB21264C20011000 – 12500.1815.2125 65 – 751.656464–2 – 8  ميجابايتR,B,M,F,C,T
EV68CX21264D       1.656464–2 – 8  ميجابايتR,B,M,F,C,T
EV72136420031000 – 11500.181303971251.564641.75  ميجابايت–R,B,M,F,C,T
EV7z21364200413000.181303971251.564641.75  ميجابايت–R,B,M,F,C,T
تم الإلغاء
EV78/EV7921364أمن المقرر إصداره في عام 200417000.131523001201.264641.75  ميجابايت–R,B,M,F,C,T
EV821464من المقرر إصداره في عام 20031200 – 20000.1252504201800??1.264643  ميجابايت–R,B,M,F,C,T
تمديدات ISA
  • R – دعم الأجهزة للتقريب إلى ما لا نهاية وسالب ما لا نهاية. [ 42 ]
  • B – BWX، "امتداد البايت/الكلمة"، يضيف تعليمات للسماح بعمليات 8 و16 بت من الذاكرة والإدخال/الإخراج
  • M – MVI، تعليمات "الوسائط المتعددة"
  • F – FIX، تعليمات لنقل البيانات بين سجلات الأعداد الصحيحة وسجلات الفاصلة العائمة ولحساب الجذر التربيعي
  • C – CIX، تعليمات لعدّ وإيجاد البتات
  • T – دعم الجلب المسبق مع نية التعديل لتحسين أداء المحاولة الأولى للحصول على قفل

أداء

لتوضيح الأداء المقارن للأنظمة القائمة على معمارية ألفا، ترد أدناه بعض أرقام أداء مؤسسة تقييم الأداء القياسي (SPEC) (SPECint95، SPECfp95). تجدر الإشارة إلى أن نتائج SPEC تدّعي الإبلاغ عن الأداء المقاس لنظام حاسوبي كامل (وحدة المعالجة المركزية، ناقل البيانات، الذاكرة، مُحسِّن المُصرِّف)، وليس وحدة المعالجة المركزية فقط. كما تجدر الإشارة إلى أن المعيار والمقياس قد تغيرا بين عامي 1992 و1995. ومع ذلك، تُعطي الأرقام انطباعًا تقريبيًا عن أداء معمارية ألفا (64 بت)، مقارنةً بمعالجات HP (64 بت) ومعالجات إنتل (32 بت) في ذلك الوقت. ولعل أبرز ما يُلاحظ هو أنه بينما كانت إنتل تقترب دائمًا من أداء ألفا في العمليات الحسابية الصحيحة، كان الفرق كبيرًا في أداء العمليات الحسابية ذات الفاصلة العائمة. من جهة أخرى، تقترب HP ( PA-RISC ) أيضًا من أداء ألفا، لكن هذه المعالجات تعمل بترددات ساعة أقل بكثير (ميغاهرتز). تفتقر الجداول إلى قيمتين مهمتين: استهلاك الطاقة وسعر وحدة المعالجة المركزية.

الأنظمة القائمة على ألفا

يتألف الجيل الأول من أنظمة DEC Alpha من محطات العمل والخوادم منخفضة التكلفة من سلسلة DEC 3000 AXP ، والخوادم متوسطة المدى من سلسلة DEC 4000 AXP ، والخوادم عالية الأداء من سلسلتي DEC 7000 AXP و10000 AXP . تستخدم أنظمة DEC 3000 AXP ناقل TURBOchannel نفسه المستخدم في طرازات DECstation السابقة القائمة على معالجات MIPS ، بينما يعتمد نظام 4000 على ناقل Futurebus +، ويشترك نظاما 7000 و10000 في بنية معمارية مع طرازات VAX المقابلة.

أنتجت شركة DEC أيضًا محطة عمل Alpha بتكوين حاسوب شخصي (PC) مزودة بناقل بيانات EISA، وهي DECpc AXP 150 (الاسم الرمزي Jensen ، وتُعرف أيضًا باسم DEC 2000 AXP). يُعد هذا أول نظام Alpha يدعم نظام التشغيل Windows NT . لاحقًا، أنتجت DEC إصدارات Alpha من خطوط إنتاجها من أجهزة Celebris XL و Digital Personal Workstation PC، بمعالجات 21164.

أنتجت شركة ديجيتال أيضًا حواسيب أحادية اللوحة تعتمد على ناقل VME للاستخدامات المدمجة والصناعية. يشمل الجيل الأول طرازات AXPvme 64 وAXPvme 64LC المبنية على معالج 21068، وطراز AXPvme 160 المبني على معالج 21066. وقد طُرحت هذه الطرازات في 1 مارس 1994. أما الطرازات اللاحقة، مثل AXPvme 100 وAXPvme 166 وAXPvme 230، فتعتمد على معالج 21066A، بينما يعتمد طرازا Alpha VME 4/224 وAlpha VME 4/288 على معالج 21064A. أما الطرازان الأخيران، Alpha VME 5/352 وAlpha VME 5/480، فيعتمدان على معالج 21164.

تُستخدم شريحة 21066 في محطة العمل المدمجة DEC Multia VX40/41/42 وجهاز الكمبيوتر المحمول ALPHAbook 1 من شركة Tadpole Technology.

في عام ١٩٩٤، أطلقت شركة DEC سلسلة جديدة من أنظمة AlphaStation و AlphaServer . تستخدم هذه الأنظمة معالجات 21064 أو 21164، وقدمت ناقل PCI ، ومخازن إطارات متوافقة مع VGA، ولوحات مفاتيح وفأرات من نوع PS/2 . وتحل سلسلة AlphaServer 8000 محل سلسلة DEC 7000/10000 AXP، وتستخدم أيضًا ناقلي XMI وFutureBus+.

يُعد جهاز AlphaStation XP1000 أول محطة عمل تعتمد على معالج 21264. أما طرازات AlphaServer / Station اللاحقة التي تعتمد على معالج 21264، فتُصنف إلى عائلات DS (خادم القسم)، وES (خادم المؤسسة)، و GS (الخادم العالمي).

تُستخدم الشريحة النهائية 21364 في طرازات AlphaServer ES47 و ES80 و GS1280 و AlphaStation ES47.

أنتجت شركة DEC عددًا من اللوحات الأم الأصلية (OEM) ، مثل لوحة AXPpci 33 "NoName" المبنية على معالجي 21066 و21068، والتي كانت جزءًا من حملة تسويقية واسعة النطاق للشركة في سوق تصنيع المعدات الأصلية، [ 43 ] ولوحات AlphaPC 164 وAlphaPC 164LX المبنية على معالج 21164، ولوحات AlphaPC 164SX وAlphaPC 164RX المبنية على معالج 21164PC، ولوحة AlphaPC 264DP المبنية على معالج 21264. كما أنتجت جهات خارجية أخرى، مثل سامسونج وAPI، لوحات أم أصلية، مثل API UP1000 وUP2000.

ولتقديم المساعدة للأطراف الثالثة في تطوير الأجهزة والبرامج الخاصة بالمنصة، أنتجت شركة DEC لوحات تقييم، مثل EB64+ وEB164 للمعالجات الدقيقة Alpha 21064A و21164 على التوالي.

تم استخدام معالجات 21164 و 21264 بواسطة NetApp في أنظمة تخزين متصلة بالشبكة مختلفة ، بينما تم استخدام معالجات 21064 و 21164 بواسطة Cray في أجهزة الكمبيوتر العملاقة المتوازية الضخمة T3D و T3E .

الحواسيب العملاقة

كان أسرع حاسوب عملاق يعتمد على معالجات ألفا هو ASCI Q في مختبر لوس ألاموس الوطني. بُني الجهاز كمجموعة خوادم HP AlphaServer SC45/GS. احتوى على 4096  وحدة معالجة مركزية من نوع ألفا (21264 EV-68، بسرعة 1.25 جيجاهرتز)، ووصلت قدرته القصوى R إلى 7.727 تيرافلوب . [ 44 ]

ملحوظات

  1. ↑ في سياق نقل البيانات، يُستخدم مصطلح 1 جيجابايت للدلالة على مليار بايت
  2. ↑ في سياق ذاكرة التخزين المؤقت، 1 كيلوبايت = 1024 بايت ؛ 1 ميجابايت = 1024 كيلوبايت

مراجع

  1. ↑ آرون ساكوفيتش (2001). "ويندوز 2000؟" . مصدر ألفا إن تي. مؤرشف من الأصل بتاريخ 8 يوليو 2008. تم الاطلاع عليه بتاريخ 1 يناير 2007 .
  2. ↑ "SUSE Linux 7.0 Alpha Edition" . SUSE. 2000. مؤرشف من الأصل بتاريخ 2014-01-08 . تم الاطلاع عليه بتاريخ 2014-01-08 .
  3. ↑ جورج أ. دارسي الثالث؛ رونالد ف. بريندر؛ ستيفن ج. موريس؛ مايكل ف. آيلز (1992). "استخدام المحاكاة لتطوير ونقل البرمجيات" (ملف PDF) . المجلة التقنية الرقمية . 4 (4): 181-192 .
  4. ↑ "شبح إصدار DEC Alpha هو سبب ضعف نظام ويندوز في ضغط الملفات" . TheRegister.co.uk . 2 نوفمبر 2016. مؤرشف من الأصل في 20 سبتمبر 2018. تم الاطلاع عليه في 20 سبتمبر 2018 .
  5. 1 2 بوبوفيتش، كين (28 يونيو 2001). "أثبتت ألفا أنها مكلفة لشركة كومباك" . زد نت . مؤرشف من الأصل في 3 مارس 2016. تم الاسترجاع في 2 مارس 2016 .
  6. ↑ "تحويل بيئة AlphaServer الخاصة بك" . HP. مؤرشف من الأصل بتاريخ 8 فبراير 2007. تم الاطلاع عليه بتاريخ 11 يناير 2007 .
  7. 1 2 3 بيل، جوردون ؛ ستريكر، دبليو دي. استعراض: ما تعلمناه من جهاز PDP-11 - ما تعلمناه من جهازي VAX و Alpha (ملف PDF) (تقرير) . تم الاطلاع عليه بتاريخ 26-06-2025 .
  8. ↑ كاثرين ريتشاردسون؛ تيري موريس؛ روكي مورغان؛ ريد براون؛ دونا ميكل (مارس 1987). "خطة عمل برمجيات MICA" (ملف PDF) . bitsavers.org . مؤرشف (ملف PDF) من الأصل بتاريخ 7 يناير 2021. تم الاطلاع عليه بتاريخ 4 يناير 2021 .
  9. 1 2 سوبنيك، بوب (24 فبراير 2008). "مايكرو بريزم" . مشروع محاكاة تاريخ الحاسوب . مؤرشف من الأصل في 3 أبريل 2021. تم الاسترجاع في 26 أبريل 2021 .
  10. ↑ بولوتوف، بول ف. (22 أبريل 2007). "ألفا: التاريخ في حقائق وتعليقات" . مؤرشف من الأصل في 29 سبتمبر 2019. تم الاطلاع عليه في 9 سبتمبر 2019 .
  11. ↑ مارك سموثرمان. "رسم تخطيطي لـ DEC PRISM" . مؤرشف من الأصل بتاريخ 4 أبريل 2020. تم الاطلاع عليه بتاريخ 20 سبتمبر 2018. PRISM (آلة مجموعة التعليمات المتوازية المختزلة)... المسودة الأولى لبنية PRISM في أغسطس 1985؛ ألغت شركة DEC المشروع في عام 1988 لصالح نظام قائم على MIPS...
  12. 1 2 3 كومرفورد، ريتشارد (يوليو 1992). "كيف طورت شركة دي إي سي ألفا". مجلة آي إي إي إي سبكتروم . 29 (7): 28. doi : 10.1109/6.144508 .
  13. ↑ سوبنيك، بوب (1992). "مقدمة" . المجلة التقنية الرقمية . 4 (4). مؤرشف من الأصل في 2021-05-03 . تم الاسترجاع في 2021-05-03 .
  14. ↑ سوبنيك، روبرت (2017-05-02). "التاريخ الشفوي لروبرت سوبنيك" (ملف PDF) . computerhistory.org (مقابلة). أجراها غاردنر هندري. متحف تاريخ الحاسوب . تاريخ الاسترجاع: 2024-04-06 .
  15. ↑ "إدارة القفزات التكنولوجية: دراسة لفريق التصميم ألفا التابع لشركة دي إي سي" (ملف PDF) . أبريل 1993. مؤرشف (ملف PDF) من الأصل بتاريخ 7 فبراير 2021. تم الاطلاع عليه بتاريخ 26 أبريل 2021 .
  16. ↑ ريتشارد ل. سايتس؛ ريتشارد ت. ويتك (16-05-2014). دليل مرجعي لهندسة ألفا AXP - الطبعة الثانية . دار النشر الرقمية. رقم ISBN 978-1-4831-8403-6أُرشف من المصدر الأصلي بتاريخ ٢٠ سبتمبر ٢٠١٨. تم الاطلاع عليه بتاريخ ٢٠ سبتمبر ٢٠١٨ .
  17. ↑ وارنر، دبليو. (22 ديسمبر 2004). "لحظات عظيمة في تاريخ المعالجات الدقيقة" . آي بي إم . مؤرشف من الأصل في 19 يناير 2018. تم الاطلاع عليه في 18 يناير 2018 .
  18. 1 2 "cpu-collection.de – DEC Alpha AXP" . مؤرشف من الأصل بتاريخ 20-09-2018 . تم الاطلاع عليه بتاريخ 20-09-2018 . أُطلق على المعالجات الأولى من عائلة Alpha اسم سلسلة DECchip 21064 (يشير الرقم "21" إلى القرن الحادي والعشرين).
  19. ↑ بيل هامبورغن؛ جيف موغول؛ برايان ريد ؛ آلان يوستاس ؛ ريتشارد سوان؛ ماري جو دوهرتي؛ جويل بارتليت (1989). "مذكرة WRL الفنية TN-13: توصيف أنظمة الإضاءة العضوية" . شركة ديجيتال إكويبمنت. مؤرشفة من الأصل ( PDF ) بتاريخ 12 مايو 2008. تم الاطلاع عليها بتاريخ 4 أكتوبر 2007 .{{cite journal}}يتطلب الاستشهاد بالمجلة ( مساعدة )|journal=
  20. ↑ برادلي، غيل؛ ديتار، جيم (19 مايو 1997). "دي إي سي وسيريكس تقاضيان إنتل" . الأخبار الإلكترونية . المجلد 43، العدد 2168. الصفحات 1، 60. الرقم الدولي الموحد للدوريات 1061-6624 .    
  21. ↑ باوم، آلان (18 يوليو 2018). "التاريخ الشفوي لآلان باوم" (ملف PDF) (مقابلة). أجرى المقابلة ديفيد بروك. صفحة 60. مؤرشف (ملف PDF) من النسخة الأصلية بتاريخ 7 فبراير 2021. 
  22. ↑ تشارلز ب. ثاكر؛ ديفيد ج. كونروي؛ لورانس س. ستيوارت (1992). "وحدة العرض التوضيحي ألفا: معالج متعدد عالي الأداء لتطوير البرمجيات والرقائق" (ملف PDF) . المجلة التقنية الرقمية . 4 (4): 51. تاريخ الاسترجاع : 2024-04-06 .
  23. ↑ جون هـ. إدموندسون؛ بول آي. روبينفيلد؛ بيتر جيه. بانون؛ برادلي جيه. بنشنايدر؛ ديبرا بيرنشتاين؛ روبن دبليو. كاستيلينو؛ إليزابيث إم. كوبر؛ دانيال إي. ديفر؛ ديل آر. دونتشين؛ تيموثي سي. فيشر؛ أنيل كيه. جاين؛ شيخار ميهتا؛ جين إي. ماير؛ رونالد بي. بريستون؛ فيديا راجاغوبالان؛ تشاندراسيخارا سومانثان؛ سكوت إيه. تايلور؛ جيلبرت إم. وولريش (1995). "التنظيم الداخلي لمعالج ألفا 21164، وهو معالج دقيق CMOS RISC رباعي الإصدار بتردد 300 ميجاهرتز و64 بت". المجلة التقنية الرقمية . 7 (1): 119-135 . CiteSeerX 10.1.1.38.9551 . ذاكرة تخزين مؤقت كبيرة، مدمجة على الشريحة، من المستوى الثاني، قابلة للكتابة المؤجلة. 
  24. ↑ مراجعات، CTI (2016). تنظيم الحاسوب الهيكلي . ISBN 978-1478426738. 21364 ... أول معالج عالي الأداء يحتوي على وحدة تحكم ذاكرة مدمجة.
  25. ↑ روجر إسباسا؛ فيديريكو أرداناز؛ خوليو غاغو؛ روجر غرامونت؛ إسحاق هيرنانديز؛ توني خوان؛ جويل إيمر ؛ ستيفن فيليكس؛ جيف لوني؛ ماثيو ماتينا؛ أندريه سيزنيك (2002). "تارانتولا: امتداد متجهي لبنية ألفا" . في دانييل سي. مارتن (محرر). وقائع: الندوة الدولية السنوية التاسعة والعشرون حول هندسة الحاسوب (ISCA '02) . الندوة الدولية السنوية التاسعة والعشرون حول هندسة الحاسوب (ISCA '02) . جو دايغل/ستوديو برودكشنز. لوس ألاميتوس، كاليفورنيا: جمعية مهندسي الكهرباء والإلكترونيات (IEEE). الصفحات 281-292 . doi : 10.1109/ISCA.2002.1003586 . ISBN  0-7695-1605-Xأُرشف من المصدر الأصلي بتاريخ 4 أكتوبر 2007. تم الاطلاع عليه بتاريخ 4 أكتوبر 2007 .
  26. ↑ "مكنسة فاكس" ... قانونيًا، لو استخدمت شركة DEC تقنية فاكس في الولايات المتحدة قبل ذلك ..... لا يجد "الشخص العاقل" صعوبة في التمييز بين الاستخدامين
  27. ↑ تشاد بيج (30 أبريل 1996). "معنى AXP (ردًا على غموض ALPHA)" . قائمة بريدية لنواة لينكس (قائمة بريدية) . تم الاطلاع عليه بتاريخ 29 أغسطس 2024 .
  28. ↑ "جهاز Alpha AXP، الجزء 8: الوصول إلى الذاكرة، وتخزين البايتات والكلمات، والبيانات غير المحاذية" . 16 أغسطس 2017. تم الاطلاع عليه في 18 يوليو 2022. التعامل مع الذاكرة غير المحاذية في جهاز Alpha AXP أمر مزعج للغاية .
  29. ↑ "ورقة بيانات المعالج الدقيق ألفا 21264" (ملف PDF) . مؤرشفة (ملف PDF) من الأصل بتاريخ 30 أغسطس 2017. تم الاطلاع عليها بتاريخ 20 سبتمبر 2018. التعليمات التي تشكل امتداد BWX هي...
  30. ↑ "تعليمات MIPS" . DEC Alpha ... ، لا يوجد رمز حالة عدد صحيح.
  31. ↑ "ألفا بت - الانتقال إلى المستقبل". دي إي سي بروفيشنال . أغسطس 1992. ص 62. أنواع البيانات العائمة H غير متوفرة على ألفا 
  32. ↑ "نقل تطبيق من OpenVMS VAX إلى OpenVMS Alpha" . 2.5.2 أنواع البيانات.
  33. ^ جرونوفسكي، بي. بوهيل، WJ. دونشين، د. بليك كامبوس، RP؛ كارلسون، دا. متساوي، ER؛ لوغلين، بي جيه؛ ميهتا، س. مولر، ريال عماني؛ أولسين، أ؛ نورلاج، دي جي دبليو؛ بريستون، ر.ب (1996). “معالج دقيق RISC رباعي الإصدار بسرعة 433 ميجا هرتز 64 ب”. مجلة IEEE لدوائر الحالة الصلبة . 31 (11): 1687– 1696. بيب كود : 1996IJSSC..31.1687G . دوى : 10.1109/JSSC.1996.542313 . S2CID 39280205 . 
  34. ↑ غويناب، لينلي (18 نوفمبر 1996). "المعالجات الرقمية، MIPS تضيف امتدادات الوسائط المتعددة". تقرير المعالج الدقيق .
  35. ↑ بالو، ميليندا كارول (20 يوليو 1992). "تم إطلاق VMS لمبادرة ألفا" . كمبيوتر وورلد . المجلد 26، العدد 29. ص 16. تاريخ الاسترجاع: 30 يونيو 2025 .   
  36. ↑ فيشر، سوزان إي. (9 نوفمبر 1992). "حان وقت عرض RISC؛ شركة دي سي تُطلق أنظمة ألفا، بينما تنتظر صن وإتش بي دورهما" . مجلة بي سي ويك . المجلد 9، العدد 45. تم الاطلاع عليه بتاريخ 29 سبتمبر 2025 - عبر غيل.  
  37. ↑ ويلسون، جاين (16 نوفمبر 1992). "شركة دي إي سي تُطلق أنظمة ألفا 64 بت التي طال انتظارها" . إنفوورلد . المجلد 14، العدد 46، صفحة 33. تاريخ الاسترجاع: 30 يونيو 2025 .   
  38. ↑ لويز أندريه باروسو؛ كورش غاراشورلو؛ روبرت ماكنمارا؛ أندرياس نواتزيك؛ شاز قدير؛ بارتون سانو؛ سكوت سميث؛ روبرت ستيتس؛ بن فيرغيز (2000). بيرانا: بنية قابلة للتوسع تعتمد على المعالجة المتعددة على شريحة واحدة . المؤتمر الدولي السنوي السابع والعشرون لهندسة الحاسوب. doi : 10.1145/339647.339696 .
  39. ↑ هونغ-شنغ تساو (29-10-2011). "SW1600 و Alpha 21164" . مدونة لاو تساو . تاريخ الاسترجاع: 29-10-2011 .
  40. ↑ دونغارا، جاك (2016-06-20). "تقرير عن نظام صنواي تايهولايت" (ملف PDF) . www.netlib.org . تاريخ الاسترجاع: 2016-06-20 .
  41. 1 2 3 4 5 بول ف. بولوتوف (21 أبريل 2007). "ألفا: التاريخ في حقائق وتعليقات" . مؤرشف من الأصل في 3 ديسمبر 2013. تم الاطلاع عليه في 22 نوفمبر 2008 .
  42. ↑ ديفيد موسبرغر. "نظرة عامة على عائلة ألفا" . مؤرشف من الأصل في 20 يناير 2009. تم الاطلاع عليه في 9 ديسمبر 2009 .
  43. ↑ راينهاردت كراوس. "شركة دي إي سي تطلق حملة مجلس ألفا". الأخبار الإلكترونية، 4 أبريل 1994.
  44. ↑ مختبرات لوس ألاموس الوطنية (2002). "نظام ASCI Q: قدرة 30 تيرا أوبس في مختبر لوس ألاموس الوطني" (ملف PDF) . مؤرشف من الأصل (ملف PDF) بتاريخ 12 يناير 2011. تم الاطلاع عليه بتاريخ 6 يونيو 2010 .