تصميم المعالج

الموسوعة الحرة
معالج Intel 80486DX-50
معالج Intel 80486DX-50

يُعدّ تصميم المعالجات فرعًا من فروع هندسة الحاسوب والإلكترونيات، ويتناول تصميم المعالج، وهو عنصر أساسي في مكونات الحاسوب المادية. وبينما كان التركيز تاريخيًا على وحدة المعالجة المركزية (CPU)، فإن التصميم الحديث غالبًا ما يتضمن بنى الأنظمة المتكاملة على شريحة واحدة (SoC) [ 1 ] ، والتي تدمج وحدات معالجة متعددة، مثل وحدات المعالجة المركزية (CPU) ووحدات معالجة الرسومات (GPU) ووحدات المعالجة العصبية (NPU) [ 2 ] ، على شريحة واحدة أو مجموعة من الشرائح الصغيرة. [ 3 ] [ 4 ]

تتضمن عملية التصميم اختيار مجموعة تعليمات ونموذج تنفيذ محدد (مثل VLIW أو RISC )، مما ينتج عنه بنية دقيقة ، يمكن وصفها بلغة مثل VHDL أو Verilog . في تصميم المعالجات الدقيقة ، تُصنّع هذه البنية باستخدام بعض عمليات تصنيع أشباه الموصلات المختلفة ، مما ينتج عنه رقاقة تُثبّت على حامل رقاقة . ثم يُلحم حامل الرقاقة هذا على لوحة الدوائر المطبوعة (PCB) أو يُركّب في مقبس عليها .

تتمثل طريقة عمل أي معالج في تنفيذ قوائم من التعليمات. وتشمل هذه التعليمات عادةً تلك الخاصة بحساب أو معالجة قيم البيانات باستخدام المسجلات ، وتغيير أو استرجاع القيم في ذاكرة القراءة/الكتابة، وإجراء اختبارات العلاقات بين قيم البيانات، والتحكم في تدفق البرنامج.

غالباً ما يتم اختبار تصميمات المعالجات والتحقق من صحتها على واحد أو أكثر من FPGAs قبل إرسال تصميم المعالج إلى مصنع تصنيع أشباه الموصلات . [ 5 ]

تفاصيل

الأساسيات

تُنقل المعلومات عبر مسارات البيانات (مثل وحدات الحساب والمنطق وخطوط الأنابيب ). وتُتحكم هذه المسارات منطقيًا بواسطة وحدات التحكم . تشمل مكونات الذاكرة ملفات التسجيل وذاكرة التخزين المؤقت لحفظ المعلومات أو تنفيذ إجراءات معينة. تحافظ دوائر الساعة على الإيقاعات الداخلية والتوقيت من خلال مشغلات الساعة، وحلقات قفل الطور ، وشبكات توزيع الساعة . كما تشمل دوائر الإرسال والاستقبال التي تسمح باستقبال الإشارات وإرسالها، ومكتبة خلايا البوابات المنطقية التي تُستخدم لتنفيذ المنطق. تُعد البوابات المنطقية أساس تصميم المعالج، حيث تُستخدم لتنفيذ معظم مكوناته. [ 6 ]

قد تتطلب وحدات المعالجة المركزية المصممة للأسواق عالية الأداء تصميمات مخصصة (محسّنة أو خاصة بالتطبيقات (انظر أدناه)) لكل عنصر من هذه العناصر لتحقيق أهداف التردد وتبديد الطاقة ومساحة الشريحة، بينما قد تخفف وحدات المعالجة المركزية المصممة للأسواق منخفضة الأداء عبء التنفيذ من خلال الحصول على بعض هذه العناصر عن طريق شرائها كملكية فكرية . يمكن استخدام تقنيات تنفيذ منطق التحكم ( توليف المنطق باستخدام أدوات التصميم بمساعدة الحاسوب ) لتنفيذ مسارات البيانات وملفات التسجيل والساعات. تشمل أنماط المنطق الشائعة المستخدمة في تصميم وحدات المعالجة المركزية المنطق العشوائي غير المهيكل، وآلات الحالة المحدودة ، والبرمجة الدقيقة (الشائعة من عام 1965 إلى عام 1985)، ومصفوفات المنطق القابلة للبرمجة (الشائعة في الثمانينيات، ولم تعد شائعة).

مسرعات متخصصة

تعتمد تصميمات المعالجات الحديثة بشكل متزايد على الحوسبة غير المتجانسة ، حيث تدمج مُسرّعات متخصصة إلى جانب النوى العامة. وتُعدّ وحدة المعالجة العصبية (NPU) الإضافة الأبرز ، وهي مُصممة خصيصًا لتنفيذ عمليات الرياضيات الخاصة بالتعلم الآلي (ضرب المصفوفات) بكفاءة أعلى من وحدة المعالجة المركزية القياسية. يُتيح هذا التخصص تحقيق مكاسب كبيرة في الأداء لكل واط لأحمال عمل الذكاء الاصطناعي. [ 7 ] [ 4 ]

منطق التنفيذ

شهدت تقنيات الأجهزة المستخدمة لتنفيذ منطق وحدة المعالجة المركزية (CPU) تطورًا ملحوظًا عبر الزمن. ففي البداية، استُخدمت المرحلات الفردية، والصمامات المفرغة، والمكونات المنفصلة ( الترانزستورات والديودات )، ثم لاحقًا رقائق TTL صغيرة الحجم ، إلا أن هذه التقنيات لم تعد تُستخدم في وحدات المعالجة المركزية. كما لم يعد منطق المصفوفات القابلة للبرمجة، وغيرها من أجهزة المنطق القابلة للبرمجة، يُستخدم في وحدات المعالجة المركزية لهذا الغرض، وأصبحت مصفوفات البوابات ECL نادرة الاستخدام. أما مصفوفات البوابات CMOS ، فلم تعد تُستخدم في وحدات المعالجة المركزية، في حين أن الدوائر المتكاملة CMOS المنتجة بكميات كبيرة تُشكل غالبية وحدات المعالجة المركزية من حيث الحجم. وتُعد دوائر ASIC المخصصة بتقنية CMOS عملية بشكل عام فقط للتطبيقات ذات الإنتاج الضخم نظرًا لتكلفتها الهندسية. ولا تزال مصفوفات البوابات القابلة للبرمجة الميدانية (FPGAs) شائعة الاستخدام في المعالجات الدقيقة البرمجية، وغالبًا ما تُستخدم في الحوسبة القابلة لإعادة التكوين.

يتضمن مشروع تصميم وحدة المعالجة المركزية عادةً هذه المهام الرئيسية:

يُسهم إعادة تصميم نواة المعالج المركزي (CPU) لتشغل مساحة أصغر على الشريحة في تصغير حجم المكونات ( تصغير باستخدام قناع ضوئي )، مما يسمح بوضع نفس عدد الترانزستورات على شريحة أصغر. يُحسّن هذا الأداء (حيث تعمل الترانزستورات الأصغر حجمًا بسرعة أكبر)، ويُقلل استهلاك الطاقة (حيث تتميز الأسلاك الأصغر بسعة طفيلية أقل )، ويُخفض التكلفة (حيث يُمكن وضع عدد أكبر من وحدات المعالجة المركزية على نفس رقاقة السيليكون). كما أن طرح معالج مركزي على نفس حجم الشريحة، ولكن بنواة أصغر، يُحافظ على التكلفة تقريبًا، ولكنه يسمح بمستويات أعلى من التكامل ضمن شريحة تكامل واسعة النطاق (ذاكرة تخزين مؤقت إضافية، أو وحدات معالجة مركزية متعددة، أو مكونات أخرى)، مما يُحسّن الأداء ويُقلل التكلفة الإجمالية للنظام.

كما هو الحال مع معظم التصميمات الإلكترونية المعقدة، فإن جهد التحقق من المنطق (إثبات أن التصميم لا يحتوي على أخطاء) يهيمن الآن على الجدول الزمني لمشروع وحدة المعالجة المركزية.

تشمل الابتكارات المعمارية الرئيسية لوحدة المعالجة المركزية (CPU) ما يلي: المُراكم ، وسجل الفهرس ، وسجل الأغراض العامة ، والذاكرة المؤقتة ، والذاكرة الافتراضية ، وتقنية تسلسل التعليمات ، والمعالج فائق القياس ، ومعالج CISC ، ومعالج RISC ، والآلة الافتراضية ، والمحاكيات ، والبرنامج المصغر ، والمكدس .

مفاهيم معمارية دقيقة

مواضيع البحث

تم اقتراح مجموعة متنوعة من أفكار تصميم وحدة المعالجة المركزية الجديدة ، بما في ذلك المنطق القابل لإعادة التكوين ، ووحدات المعالجة المركزية بدون ساعة ، وذاكرة الوصول العشوائي الحسابية ، والحوسبة الضوئية .

تحليل الأداء والمقارنة المعيارية

يُعدّ قياس الأداء طريقة لاختبار سرعة وحدة المعالجة المركزية. ومن الأمثلة على ذلك SPECint و SPECfp ، اللذان طورتهما شركة تقييم الأداء القياسي ، وConsumerMark الذي طوره اتحاد قياس أداء المعالجات الدقيقة المدمجة EEMBC .

تتضمن بعض المقاييس الشائعة الاستخدام ما يلي:

  • عدد التعليمات في الثانية - يختار معظم المستهلكين بنية حاسوب (عادةً بنية Intel IA32 ) لتمكين تشغيل قاعدة بيانات كبيرة من البرامج الجاهزة والمُجمّعة مسبقًا. ونظرًا لقلة اطلاعهم على معايير أداء الحواسيب، يختار بعضهم وحدة معالجة مركزية معينة بناءً على تردد التشغيل (انظر خرافة الميغاهرتز ).
  • FLOPS - غالبًا ما يكون عدد عمليات الفاصلة العائمة في الثانية مهمًا في اختيار أجهزة الكمبيوتر للحسابات العلمية.
  • الأداء لكل واط - يختار مصممو الأنظمة الذين يبنون حواسيب متوازية ، مثل جوجل ، وحدات المعالجة المركزية بناءً على سرعتها لكل واط من الطاقة، لأن تكلفة تشغيل وحدة المعالجة المركزية تفوق تكلفة وحدة المعالجة المركزية نفسها. [ 8 ] [ 9 ]
  • يختار بعض مصممي الأنظمة الذين يقومون ببناء أجهزة كمبيوتر متوازية وحدات المعالجة المركزية بناءً على السرعة مقابل السعر.
  • يسعى مصممو الأنظمة الذين يبنون أنظمة الحوسبة الآنية إلى ضمان استجابة مثالية في أسوأ الحالات. ويسهل تحقيق ذلك عندما يكون زمن استجابة وحدة المعالجة المركزية منخفضًا ، وعندما تكون استجابتها حتمية. ( معالجة الإشارات الرقمية )
  • يرغب مبرمجو الكمبيوتر الذين يبرمجون مباشرة بلغة التجميع في أن يدعم المعالج المركزي مجموعة تعليمات كاملة الميزات .
  • الطاقة المنخفضة - للأنظمة ذات مصادر الطاقة المحدودة مثل الطاقة الشمسية والبطاريات والطاقة البشرية.
  • حجم صغير أو وزن خفيف - للأنظمة المدمجة المحمولة، وأنظمة المركبات الفضائية.
  • الأثر البيئي - تقليل الأثر البيئي لأجهزة الكمبيوتر أثناء التصنيع وإعادة التدوير وكذلك أثناء الاستخدام. تقليل النفايات، وتقليل المواد الخطرة. (انظر الحوسبة الخضراء ).

قد ينطوي تحسين بعض هذه المقاييس على بعض المفاضلات. على وجه الخصوص، فإن العديد من تقنيات التصميم التي تجعل وحدة المعالجة المركزية تعمل بشكل أسرع تؤدي إلى تدهور كبير في "الأداء لكل واط" و"الأداء لكل دولار" و"الاستجابة الحتمية"، والعكس صحيح.

الأسواق

تُستخدم وحدات المعالجة المركزية في أسواق متعددة. ونظرًا لاختلاف متطلبات كل سوق من هذه الأسواق، فإن الأجهزة المصممة لسوق معين غالبًا ما تكون غير مناسبة للأسواق الأخرى.

الحوسبة للأغراض العامة

في سوق الحوسبة للأغراض العامة (أجهزة الكمبيوتر المكتبية والمحمولة والخوادم)، لا تزال المعالجات التي تُنفذ بنية مجموعة تعليمات x86-64 شائعة الاستخدام، مع كون إنتل وإيه إم دي الموردين الرئيسيين. ضمن سوق وحدات المعالجة المركزية x86، قدرت شركة ميركوري للأبحاث أن إنتل استحوذت على 74.4% وإيه إم دي على 25.6% من شحنات الوحدات في الربع الثالث من عام 2025. [ 10 ] تهيمن المعالجات القائمة على معمارية ARM على الهواتف الذكية، وتُستخدم أيضًا في بعض أجهزة الكمبيوتر الشخصية والخوادم؛ وتوقعت شركة إيه بي آي للأبحاث أن تمثل أجهزة الكمبيوتر الشخصية القائمة على معمارية ARM حوالي 13% من إجمالي شحنات أجهزة الكمبيوتر الشخصية في عام 2025، بينما قدرت شركة آي دي سي أن تمثل الخوادم ذات معمارية ARM 21.1% من إجمالي شحنات الخوادم في عام 2025. [ 11 ] شهدت معمارية RISC-V أيضًا انتشارًا متزايدًا في الأنظمة المدمجة، وقد أعلن بعض الموردين عن عائلات من وحدات التحكم الدقيقة القائمة على معمارية RISC-V لتطبيقات السيارات. [ 12 ]

نظراً لاستخدام هذه الأجهزة لتشغيل أنواع لا حصر لها من البرامج المختلفة، فإن تصميمات وحدات المعالجة المركزية هذه لا تستهدف نوعاً واحداً من التطبيقات أو وظيفة واحدة. وقد جعلت متطلبات تشغيل مجموعة واسعة من البرامج بكفاءة هذه التصميمات من بين الأكثر تقدماً من الناحية التقنية، إلى جانب بعض العيوب المتمثلة في ارتفاع تكلفتها نسبياً واستهلاكها العالي للطاقة.

الحوسبة العلمية

يُعدّ الحوسبة العلمية سوقًا متخصصًا أصغر بكثير (من حيث الإيرادات وعدد الوحدات المُباعة). ويُستخدم في مختبرات الأبحاث الحكومية والجامعات. قبل عام 1990، كان تصميم وحدات المعالجة المركزية (CPU) يُجرى غالبًا لهذا السوق، ولكن أثبتت وحدات المعالجة المركزية المُتاحة على نطاق واسع والمُجمّعة في مجموعات كبيرة أنها أكثر فعالية من حيث التكلفة. ويتمثل المجال الرئيسي المتبقي لتصميم وتطوير الأجهزة في مجال الحوسبة العلمية في أنظمة نقل البيانات عالية السرعة لربط وحدات المعالجة المركزية المُتاحة على نطاق واسع.

التصميم المدمج

بحسب عدد الوحدات المشحونة، فإن معظم وحدات المعالجة المركزية (CPU) مُدمجة في آلات أخرى، مثل الهواتف والساعات والأجهزة المنزلية والمركبات والبنية التحتية. ومع ذلك، تُباع المعالجات المُدمجة بكميات هائلة تصل إلى مليارات الوحدات سنويًا، وبأسعار أقل بكثير من أسعار المعالجات العامة.

تختلف هذه الأجهزة ذات الوظيفة الواحدة عن وحدات المعالجة المركزية ذات الأغراض العامة الأكثر شيوعًا في عدة جوانب:

  • يُعد انخفاض التكلفة ذا أهمية بالغة.
  • من المهم الحفاظ على تبديد منخفض للطاقة لأن الأجهزة المدمجة غالباً ما يكون لها عمر بطارية محدود، وغالباً ما يكون من غير العملي تضمين مراوح التبريد.
  • لتقليل تكلفة النظام، يتم دمج الأجهزة الطرفية مع المعالج على نفس شريحة السيليكون.
  • يؤدي الاحتفاظ بالأجهزة الطرفية على الشريحة أيضًا إلى تقليل استهلاك الطاقة حيث تتطلب منافذ GPIO الخارجية عادةً التخزين المؤقت حتى تتمكن من توفير أو امتصاص أحمال التيار العالية نسبيًا المطلوبة للحفاظ على إشارة قوية خارج الشريحة.
    • تتميز العديد من التطبيقات المدمجة بمساحة مادية محدودة للدوائر الإلكترونية؛ لذا فإن إبقاء الأجهزة الطرفية على الشريحة سيقلل من المساحة المطلوبة للوحة الدوائر.
    • غالبًا ما يتم دمج ذاكرة البرنامج وذاكرة البيانات على نفس الشريحة. عندما تكون ذاكرة البرنامج الوحيدة المسموح بها هي ذاكرة القراءة فقط (ROM )، يُعرف الجهاز باسم وحدة تحكم دقيقة .
  • بالنسبة للعديد من التطبيقات المدمجة، سيكون زمن استجابة المقاطعة أكثر أهمية مما هو عليه في بعض المعالجات ذات الأغراض العامة.

اقتصاديات المعالجات المدمجة

تُعدّ عائلة معالجات 8051 المدمجة الأكثر مبيعًا، حيث يبلغ متوسط ​​مبيعاتها ما يقارب مليار وحدة سنويًا. [ 13 ] ويعود انتشار استخدام معالج 8051 إلى انخفاض تكلفته. فقد أصبح وقت تصميمه شبه معدوم، نظرًا لتوافره الواسع كملكية فكرية تجارية. ويُستخدم حاليًا كجزء صغير من نظام متكامل على شريحة. وقد انخفضت تكلفة تصنيع معالج 8051 إلى 0.001 دولار أمريكي، لأن بعض تطبيقاته تستخدم 2200 بوابة منطقية فقط، وتستهلك 0.4730 مليمتر مربع من السيليكون. [ 14 ] [ 15 ]

تهيمن معمارية ARM على شحنات المعالجات المدمجة والمحمولة عالميًا. وبحلول عام 2024، شكلت المعالجات القائمة على معمارية ARM غالبية وحدات المعالجات المشحونة سنويًا، مدفوعةً بانتشار استخدامها في الهواتف الذكية وأجهزة إنترنت الأشياء ووحدات التحكم الدقيقة. وقد صُممت معمارية ARM الأصلية وأول شريحة ARM في غضون عام ونصف تقريبًا، بجهد يعادل خمس سنوات عمل بشرية. [ 16 ]

تم تصميم بنية المتحكم الدقيق Parallax Propeller ذي 32 بت والشريحة الأولى بواسطة شخصين في حوالي 10 سنوات من العمل البشري. [ 17 ]

تم ابتكار وتصميم بنية AVR ذات 8 بت وأول وحدة تحكم دقيقة AVR بواسطة طالبين في المعهد النرويجي للتكنولوجيا.

تم تصميم بنية 6502 ذات 8 بتات وأول شريحة MOS Technology 6502 في غضون 13 شهرًا من قبل مجموعة مكونة من حوالي 9 أشخاص. [ 18 ]

تصميم وحدة المعالجة المركزية لأغراض البحث والتعليم

صُممت معالجات بيركلي RISC I و RISC II ذات 32 بت في الغالب من قبل مجموعة من الطلاب كجزء من سلسلة دورات دراسات عليا مدتها أربعة فصول دراسية. [ 19 ] أصبح هذا التصميم أساس تصميم معالج SPARC التجاري .

على مدى عقد من الزمان تقريبًا، كان كل طالب مسجل في مقرر 6.004 في معهد ماساتشوستس للتكنولوجيا جزءًا من فريق، وكان لكل فريق فصل دراسي واحد لتصميم وبناء وحدة معالجة مركزية بسيطة 8 بت باستخدام الدوائر المتكاملة من سلسلة 7400. وقد قام فريق مكون من 4 طلاب بتصميم وبناء وحدة معالجة مركزية بسيطة 32 بت خلال ذلك الفصل الدراسي. [ 20 ]

تتطلب بعض المقررات الدراسية الجامعية من فريق مكون من 2 إلى 5 طلاب تصميم وتنفيذ واختبار وحدة معالجة مركزية بسيطة في مصفوفة البوابات المنطقية القابلة للبرمجة (FPGA) خلال فصل دراسي واحد مدته 15 أسبوعًا. [ 21 ]

استغرق تصميم وحدة المعالجة المركزية MultiTitan عامين ونصف من العمل، وهو ما كان يُعتبر "جهدًا تصميميًا ضئيلًا نسبيًا" في ذلك الوقت. [ 22 ] ساهم 24 شخصًا في مشروع بحث MultiTitan الذي استمر 3.5 سنوات، والذي تضمن تصميم وبناء نموذج أولي لوحدة المعالجة المركزية. [ 23 ]

نوى المعالجات الدقيقة المرنة

في الأنظمة المدمجة، غالباً ما لا تكون أعلى مستويات الأداء مطلوبة أو مرغوبة نظراً لمتطلبات استهلاك الطاقة. وهذا يتيح استخدام معالجات يمكن تنفيذها بالكامل بتقنيات توليف المنطق . ويمكن تنفيذ هذه المعالجات المُولَّفة في وقت أقصر بكثير، مما يُسرِّع طرح المنتج في السوق .

انظر أيضاً

مراجع

  1. ↑ بيجو، أغوس (2008). تصميم نظام متكامل على شريحة واحدة لوحدة تحكم روبوتية سداسية المحاور تعمل بمعالج ARM، مُنفذة على شريحة FPGA منخفضة التكلفة (رسالة ماجستير). مكتب الموارد الأكاديمية، جامعة شولالونغكورن. doi : 10.58837/ chula.the.2008.1665
  2. ↑ "ما هي وحدة المعالجة العصبية (NPU)؟ | آي بي إم" . www.ibm.com . 27-09-2024 . تاريخ الاسترجاع: 16-12-2025 .
  3. ↑ فايثياناثان، موثوكوماران (2025). "مستقبل الحوسبة غير المتجانسة: دمج وحدات المعالجة المركزية ووحدات معالجة الرسومات ووحدات FPGA لتطبيقات عالية الأداء" . المجلة الدولية للاتجاهات الناشئة في علوم الحاسوب وتكنولوجيا المعلومات . 6 : 12-23 . doi : 10.63282/3050-9246.ijetcsit-v6i1p102 . ISSN 3050-9246 . 
  4. 1 2 "تحليل: خمسة اتجاهات رئيسية للحوسبة في عام 2025 | TechInsights" . www.techinsights.com . تاريخ الاطلاع: 16 ديسمبر 2025 .
  5. ↑ كاتريس، إيان (27 أغسطس 2019). "زيلينكس تعلن عن أكبر معالج FPGA في العالم: Virtex Ultrascale+ VU19P بـ 9 ملايين خلية" . AnandTech . مؤرشف من الأصل في 27 أغسطس 2019.
  6. ^ ديشامب، جان بيير. فالديراما، إيلينا؛ تيريس ، لويس (12 أكتوبر 2016). الأنظمة الرقمية: من البوابات المنطقية إلى المعالجات . سبرينغر. رقم ISBN 978-3-319-41198-9.
  7. ↑ فليشر، آدم ج. (17 مارس 2025). "6 أهم اتجاهات المعالجات الدقيقة لعام 2025" .
  8. ↑ "علامة المستهلك EEMBC" . مؤرشفة من الأصل في 27 مارس 2005.
  9. ↑ ستيفن شانكلاند (9 ديسمبر 2005). "جوجل تحذر من أن تكلفة الطاقة قد تتجاوز تكلفة الخوادم" . زد نت .
  10. ↑ أنطون شيلوف (14 نوفمبر 2025). "تواصل AMD تقليص حصة Intel في سوق معالجات x86 - تبيع الشركة الآن أكثر من 25% من جميع معالجات x86 وتُشغّل 33% من جميع أنظمة سطح المكتب" . موقع Tom's Hardware . تاريخ الاسترجاع: 16 ديسمبر 2025 .
  11. ↑ «سيشهد عام 2025 انتشار أجهزة الكمبيوتر الشخصية المزودة بالذكاء الاصطناعي، لكن أجهزة الكمبيوتر الشخصية القائمة على معالجات ARM لن تتجاوز حصتها المحدودة» . www.abiresearch.com . تاريخ الاطلاع: 16 ديسمبر 2025 .
  12. ↑ "شركة إنفينون تُدخل معمارية RISC-V إلى صناعة السيارات | إنفينون تكنولوجيز" . www.infineon.com . تاريخ الاطلاع: ١٦ ديسمبر ٢٠٢٥ .
  13. ↑ كورتيس أ. نيلسون. "نظرة عامة على 8051" (ملف PDF) . مؤرشف من الأصل (ملف PDF) بتاريخ 9 أكتوبر 2011. تم الاطلاع عليه بتاريخ 10 يوليو 2011 .
  14. ↑ "T8051 Tiny 8051-compatible Microcontroller" (ملف PDF) . مؤرشف من النسخة الأصلية (ملف PDF) بتاريخ 29-09-2011.
  15. ↑ لحساب الدولار لكل مليمتر مربع، انظرولاحظ أن مكونات نظام على شريحة (SoC) لا تتطلب تكاليف دبابيس أو تغليف.
  16. ↑ "حجم سوق المتحكمات الدقيقة وحصتها | تقرير صناعي، 2033" . www.grandviewresearch.com . تاريخ الاطلاع: 16 ديسمبر 2025 .
  17. ↑ جرايسي، تشيب. "لماذا يعمل المروحة" (ملف PDF) . مؤرشف من الأصل (ملف PDF) بتاريخ 19-04-2009.
  18. ↑ "مقابلة مع ويليام مينش" . مؤرشفة من الأصل بتاريخ 4 مارس 2016. تم الاطلاع عليها بتاريخ 1 فبراير 2009 .
  19. ↑ سي إتش سيغوين ؛ دي إيه باترسون . "تصميم وتنفيذ RISC I" (ملف PDF) . مؤرشف (ملف PDF) من الأصل بتاريخ 2006-03-05.
  20. ↑ "شريط الفيديو الرقمي" . مؤرشف من الأصل بتاريخ 27-02-2010.
  21. ↑ جان غراي. "تدريس تصميم الحاسوب باستخدام FPGAs" .
  22. ↑ جوبي، ن.ب.؛ تانغ، ج.ي-ف. (أكتوبر 1989). "معالج دقيق CMOS مستدام 32 بت بسرعة 20 مليون تعليمات في الثانية مع نسبة عالية من الأداء المستدام إلى الأداء الأقصى". مجلة IEEE للدوائر المتكاملة . 24 (5): 1348-1359 . Bibcode : 1989IJSSC..24.1348J . doi : 10.1109/JSSC.1989.572612 .
  23. ↑ "MultiTitan: Four Architecture Papers" (PDF) . 1988. ص 4-5 . مؤرشف (PDF) من الأصل بتاريخ 25-08-2004. 

مراجع عامة