عائلة معمارية ARM

كان أول تصميم ناجح لشركة Acorn Computers هو BBC Micro ، الذي طُرح في ديسمبر 1981. كان هذا الجهاز تقليديًا نسبيًا، ويعتمد على معالج MOS Technology 6502، ولكنه كان يعمل بأداء يُقارب ضعف أداء التصاميم المنافسة مثل Apple II، وذلك بفضل استخدامه ذاكرة الوصول العشوائي الديناميكية (DRAM) الأسرع. كانت ذاكرة DRAM النموذجية في ذلك الوقت تعمل بسرعة 2  ميجاهرتز تقريبًا؛ وقد أبرمت Acorn صفقة مع Hitachi لتوريد  قطع غيار أسرع بسرعة 4 ميجاهرتز. ^{[ 16 ]}

كانت أجهزة تلك الحقبة تتشارك الذاكرة بين المعالج ووحدة عرض الإطارات ، مما سمح للمعالج بتحديث محتوى الشاشة بسرعة دون الحاجة إلى عمليات إدخال/إخراج منفصلة . ولأن توقيت عرض الفيديو دقيق للغاية، كان لا بد من منح وحدة معالجة الفيديو أولوية الوصول إلى تلك الذاكرة. وبسبب خلل في تصميم معالج 6502، كان المعالج المركزي يُبقي الذاكرة دون استخدام لنصف الوقت. وبالتالي، بتشغيل المعالج المركزي بسرعة 1  ميجاهرتز، كان بإمكان نظام الفيديو قراءة البيانات خلال فترات التوقف تلك، مستغلًا عرض  النطاق الترددي الكامل لذاكرة الوصول العشوائي (RAM) البالغ 2 ميجاهرتز. في جهاز BBC Micro، سمح استخدام ذاكرة وصول  عشوائي (RAM) بسرعة 4 ميجاهرتز بتطبيق التقنية نفسها، ولكن بسرعة مضاعفة. وقد مكّنه ذلك من التفوق على أي جهاز مماثل في السوق. ^{[ 17 ]}

شهد عام 1981 أيضًا إطلاق حاسوب IBM الشخصي . وبفضل معالج Intel 8088 ، الذي طُرح حديثًا آنذاك، وهو معالج ذو 16 بت مقارنةً بمعالج 6502 ذي 8 بت ، قدّم أداءً عامًا أعلى. أحدث هذا الإطلاق تغييرًا جذريًا في سوق الحواسيب المكتبية: فما كان في معظمه سوقًا للهواة والألعاب، بدأ يتحوّل إلى أداة أساسية للأعمال، حيث لم تستطع التصاميم السابقة ذات 8 بت منافسته. حتى أن تصاميم أحدث ذات 32 بت بدأت بالظهور في السوق، مثل Motorola 68000 ^{[ 18 ]} و National Semiconductor NS32016 ^{[ 19 ]} .

بدأت شركة Acorn بالتفكير في كيفية المنافسة في هذا السوق، وأنتجت تصميمًا ورقيًا جديدًا أطلقت عليه اسم Acorn Business Computer . وحددت الشركة هدفًا يتمثل في إنتاج جهاز يفوق أداء BBC Micro بعشرة أضعاف، ولكن بنفس السعر. ^{[ 20 ]} كان من شأن هذا الجهاز أن يتفوق على أجهزة الكمبيوتر الشخصية ويتفوق عليها في السعر. في الوقت نفسه، ساهم طرح جهاز Apple Lisa مؤخرًا في تعريف جمهور أوسع بمفهوم واجهة المستخدم الرسومية (GUI)، مما أوحى بأن المستقبل سيكون للأجهزة المزودة بواجهة مستخدم رسومية. ^{[ 21 ]} إلا أن سعر Lisa بلغ 9995 دولارًا أمريكيًا، نظرًا لاحتوائه على رقائق دعم، وذاكرة كبيرة، وقرص صلب ، وكلها كانت باهظة الثمن آنذاك. ^{[ 22 ]}

ثم بدأ المهندسون بدراسة جميع تصميمات وحدات المعالجة المركزية المتاحة. وخلصوا إلى أن تصميمات 16 بت الحالية كانت باهظة الثمن، وما زالت "رديئة نوعًا ما" ^{[ 23 ]} ، إذ لم تقدم سوى أداءً أعلى بقليل من تصميم BBC Micro الخاص بهم. كما أنها كانت تتطلب دائمًا تقريبًا عددًا كبيرًا من رقائق الدعم للعمل حتى على هذا المستوى، مما رفع تكلفة الحاسوب ككل. ببساطة، لم تكن هذه الأنظمة لتفي بأهداف التصميم. ^{[ 23 ]} كما نظروا في تصميمات 32 بت الجديدة، لكنها كانت أغلى ثمنًا، وتعاني من نفس مشاكل رقائق الدعم. ^{[ 24 ]} ووفقًا لسوفي ويلسون ، كان أداء جميع المعالجات التي تم اختبارها في ذلك الوقت متقاربًا، بعرض  نطاق ترددي يبلغ حوالي 4 ميجابت/ثانية. ^{[ 25 ] [ ب ]}

قاد حدثان رئيسيان شركة Acorn إلى تبني معالجات ARM. أولهما نشر سلسلة من التقارير من جامعة كاليفورنيا، بيركلي ، والتي أشارت إلى إمكانية تحقيق أداء عالٍ للغاية لتصميم شريحة بسيطة، يفوق بكثير أحدث تصميمات 32 بت المتوفرة في السوق. ^{[ 26 ]} أما الحدث الثاني فكان زيارة قام بها ستيف فوربر وصوفي ويلسون إلى مركز التصميم الغربي ، وهي شركة يديرها بيل مينش وشقيقته كاثرين، ^{[ 27 ]} والتي أصبحت الوريث المنطقي لفريق MOS، وكانت تقدم إصدارات جديدة مثل WDC 65C02 . شاهد فريق Acorn طلابًا في المرحلة الثانوية يصممون تخطيطات الشرائح على أجهزة Apple II، مما أوحى بأن أي شخص قادر على القيام بذلك. ^{[ 28 ] [ 29 ]} في المقابل، كشفت زيارة لشركة تصميم أخرى تعمل على معالجات 32 بت حديثة عن فريق يضم أكثر من اثني عشر عضوًا وصلوا بالفعل إلى المراجعة H من تصميمهم، ومع ذلك لا يزال التصميم يحتوي على أخطاء. ^{[ ج ]} وقد عزز هذا قرارهم في أواخر عام 1983 ببدء تصميم وحدة المعالجة المركزية الخاصة بهم، وهي آلة Acorn RISC. ^{[ 30 ]}

كانت تصميمات بيركلي RISC الأصلية، من بعض النواحي، أنظمة تعليمية، وليست مصممة خصيصًا للأداء العالي. أضافت ARM إلى مفاهيم RISC الأساسية، التي تعتمد بكثافة على المسجلات وعمليات التحميل والتخزين، عددًا من ملاحظات التصميم الناجحة لمعالج 6502. وكان من أهمها القدرة على معالجة المقاطعات بسرعة ، مما سمح للأجهزة بتقديم أداء إدخال/إخراج معقول دون الحاجة إلى أجهزة خارجية إضافية. ولتقديم مقاطعات بأداء مماثل لمعالج 6502، حدد تصميم ARM مساحة العناوين الفيزيائية إلى 64  ميجابايت من إجمالي المساحة القابلة للعنونة، مما يتطلب 26 بتًا للعنوان. ولأن التعليمات كانت بطول 4 بايت (32 بتًا)، وكان يجب محاذاتها على حدود 4 بايت، فإن البتتين السفليتين من عنوان التعليمات كانتا دائمًا صفرًا. هذا يعني أن عداد البرنامج (PC) كان يحتاج فقط إلى 24 بتًا، مما يسمح بتخزينه مع علامات المعالج الثمانية بتات في مسجل واحد 32 بتًا. هذا يعني أنه عند تلقي مقاطعة، يمكن حفظ حالة الجهاز بالكامل في عملية واحدة، بينما لو كان عداد البرنامج (PC) قيمة كاملة 32 بت، لكان سيتطلب عمليات منفصلة لتخزين عداد البرنامج وعلامات الحالة. وقد أدى هذا القرار إلى خفض عبء المقاطعة إلى النصف. ^{[ 31 ]}

كان من بين التغييرات الأخرى، والتي تُعدّ من أهمها من حيث الأداء العملي في الواقع، تعديل مجموعة التعليمات للاستفادة من ذاكرة الوصول العشوائي الديناميكية (DRAM) بنظام الصفحات . يسمح نظام الصفحات، الذي طُرح مؤخرًا، بتنفيذ عمليات الوصول اللاحقة إلى الذاكرة بسرعة مضاعفة إذا كانت في نفس الموقع تقريبًا، أو "الصفحة"، في شريحة DRAM. لم يأخذ تصميم بيركلي نظام الصفحات في الاعتبار، وعامل جميع أجزاء الذاكرة على قدم المساواة. أضاف تصميم ARM تعليمات خاصة للوصول إلى الذاكرة تُشبه المتجهات، تُعرف باسم "دورات S"، والتي يمكن استخدامها لملء أو حفظ سجلات متعددة في صفحة واحدة باستخدام نظام الصفحات. ضاعف هذا من أداء الذاكرة عند إمكانية استخدامها، وكان ذا أهمية خاصة لأداء الرسومات. ^{[ 32 ]}

استخدمت تصميمات Berkeley RISC نوافذ التسجيل لتقليل عدد عمليات حفظ واستعادة التسجيل التي يتم إجراؤها في استدعاءات الإجراءات ؛ لم يعتمد تصميم ARM هذا.

قام ويلسون بتطوير مجموعة التعليمات، وكتب محاكاة للمعالج بلغة BBC BASIC ، والتي تم تشغيلها على جهاز BBC Micro مزود بمعالج 6502 ثانٍ . ^{[ 33 ] [ 34 ]} وقد أقنع هذا مهندسي شركة Acorn بأنهم يسيرون على الطريق الصحيح. تواصل ويلسون مع الرئيس التنفيذي لشركة Acorn، هيرمان هاوزر ، وطلب المزيد من الموارد. وافق هاوزر على طلبه، وشكّل فريقًا صغيرًا لتصميم المعالج الفعلي استنادًا إلى بنية مجموعة تعليمات ويلسون. ^{[ 35 ]} بدأ مشروع Acorn RISC Machine الرسمي في أكتوبر 1983.

اختارت شركة Acorn شركة VLSI Technology كشريكٍ لها في مجال تصنيع الرقائق، نظرًا لكونها مصدرًا لذاكرة القراءة فقط (ROM) والرقائق المخصصة لشركة Acorn. وقد تولت Acorn تصميم الرقاقة، بينما تولت VLSI تصميمها وإنتاجها. وقد عملت أولى عينات رقائق ARM بشكل سليم عند استلامها واختبارها لأول مرة في 26 أبريل 1985. ^{[ 3 ]} وكانت هذه النسخ، المعروفة باسم ARM1، تعمل بتردد 6  ميجاهرتز. ^{[ 36 ]}

كان أول استخدام لمعالج ARM كمعالج ثانٍ لجهاز BBC Micro، حيث ساهم في تطوير برامج محاكاة لإتمام تطوير رقائق الدعم (VIDC، IOC، MEMC)، وسرّع برنامج التصميم بمساعدة الحاسوب (CAD) المستخدم في تطوير ARM2. لاحقًا، أعاد ويلسون كتابة BBC BASIC بلغة التجميع ARM . وقد مكّنته المعرفة المتعمقة المكتسبة من تصميم مجموعة التعليمات من كتابة كود كثيف للغاية، مما جعل ARM BBC BASIC اختبارًا ممتازًا لأي محاكي ARM.

تم توفير أنظمة تقييم ARM التي تضم وحدات المعالجة المركزية ARM1، والتي تم توريدها كمعالجات ثانوية لأجهزة BBC Micro وMaster، ابتداءً من يوليو 1986 ^{[ 37 ]} تحت العلامة التجارية Acorn OEM Products للمطورين والباحثين. ^{[ 38 ]}

يتميز المعالج الثاني A500، وهو معالج ثانٍ إضافي قائم على ARM1 لجهاز BBC Micro و Master، بمجموعة شرائح دعم ARM (VIDC، IOC، MEMC)، وكان قادرًا على إنتاج مخرجات الفيديو ^{[ 39 ]} والعمل بشكل مستقل تقريبًا عن جهاز BBC Micro المضيف.

أدت نتائج المحاكاة على لوحات ARM1 إلى طرح تصميم ARM2 في أواخر عام 1986 بتردد 8  ميجاهرتز، ثم النسخة المُحسّنة منه في أوائل عام 1987 بتردد يتراوح بين 10 و12  ميجاهرتز. ^{[ د ]} تمثل التغيير الجوهري في البنية الأساسية في إضافة مُضاعِف بوث ، حيث كان الضرب سابقًا يتطلب تنفيذه برمجيًا. ^{[ 41 ]} علاوة على ذلك، سمح وضع طلب المقاطعة السريعة الجديد، FIQ اختصارًا، باستبدال السجلات من 8 إلى 14 كجزء من المقاطعة نفسها. هذا يعني أن طلبات FIQ لم تعد بحاجة إلى حفظ سجلاتها، مما زاد من سرعة المقاطعات. ^{[ 42 ]}

كان أول استخدام لـ ARM2 في أجهزة التطوير الداخلية Acorn A500، ^{[ 43 ]} ونماذج الكمبيوتر الشخصي Acorn Archimedes A305 وA310 وA440، التي تم إطلاقها في 6 يونيو 1987.

وفقًا لاختبار Dhrystone ، كان أداء معالج ARM2 أسرع بسبع مرات تقريبًا من  نظام نموذجي يعمل بمعالج 68000 بتردد 7 ميجاهرتز، مثل Amiga أو Macintosh SE . وكان أسرع بمرتين من معالج Intel 80386 بتردد 16  ميجاهرتز، وبسرعة مماثلة تقريبًا لسرعة حاسوب VAX-11/784 فائق الصغر متعدد المعالجات. وكانت أنظمة Sun SPARC و MIPS R2000 القائمة على معمارية RISC هي الأنظمة الوحيدة التي تفوقت عليه . ^{[ 44 ]} علاوة على ذلك، ولأن المعالج المركزي صُمم للإدخال/الإخراج عالي السرعة، فقد استغنى عن العديد من رقائق الدعم الموجودة في هذه الأجهزة؛ ولا سيما أنه افتقر إلى أي وحدة تحكم مخصصة للوصول المباشر إلى الذاكرة (DMA)، والتي كانت شائعة في محطات العمل. كما تم تبسيط نظام الرسومات بناءً على نفس مجموعة الافتراضات الأساسية المتعلقة بالذاكرة والتوقيت. وكانت النتيجة تصميمًا مبسطًا بشكل كبير، يوفر أداءً يضاهي أداء محطات العمل باهظة الثمن، ولكن بسعر مماثل لأجهزة الكمبيوتر المكتبية الحديثة. ^{[ 44 ]}

تميز معالج ARM2 بناقل بيانات 32 بت ، ومساحة عناوين 26 بت ، و27 مسجلاً 32 بت ، منها 16 مسجلاً يمكن الوصول إليها في أي وقت (بما في ذلك الحاسوب الشخصي ). ^{[ 45 ]} احتوى معالج ARM2 على 30,000 ترانزستور فقط، ^{[ 46 ]} مقارنةً بمعالج موتورولا 68000 الأقدم بست سنوات والذي احتوى على حوالي 68,000 ترانزستور. ويعود جزء كبير من هذه البساطة إلى غياب الشفرة الدقيقة ، التي تمثل ما بين ربع إلى ثلث ترانزستورات معالج 68000، وغياب ذاكرة التخزين المؤقت (كما هو الحال في معظم وحدات المعالجة المركزية في ذلك الوقت) . وقد مكّنت هذه البساطة معالج ARM2 من استهلاك طاقة منخفض وتصميم حراري أبسط بفضل قلة عدد الترانزستورات التي تعمل بالطاقة. ومع ذلك، قدم معالج ARM2 أداءً أفضل من جهاز IBM PS/2 موديل 50 المعاصر له عام 1987 ، والذي استخدم في البداية معالج Intel 80286 ، موفرًا سرعة 1.8 مليون تعليمات في الثانية (MIPS) بتردد 10 ميجاهرتز، ثم لاحقًا في عام 1987، وصل إلى سرعة 2 مليون تعليمات في الثانية (MIPS) لجهاز PS/2 70، المزود بمعالج Intel 386 DX بتردد 16 ميجاهرتز. ^{[ 47 ] [ 48 ]}   

تم إنتاج معالج لاحق، ARM3، مزودًا بذاكرة تخزين مؤقتة سعتها 4 كيلوبايت، مما أدى إلى تحسين الأداء بشكل أكبر. ^{[ 49 ]} تم توسيع ناقل العناوين إلى 32  بت في معالج ARM6، ولكن كان لا يزال يتعين أن يقع رمز البرنامج ضمن أول 64 ميجابايت من الذاكرة في وضع التوافق مع 26 بت، وذلك بسبب البتات المحجوزة لأعلام الحالة. ^{[ 50 ]}

في عام 1988، أصبحت شركة سانيو ثاني مصدر عالمي لمعالج ARM2 ومجموعة الشرائح المرتبطة به بموجب اتفاقية مع شركة VLSI Technology. ^{[ 51 ]}

في أواخر ثمانينيات القرن العشرين، بدأت شركتا أبل كمبيوتر وفي إل إس آي تكنولوجي العمل مع شركة أكورن على إصدارات أحدث من معالج ARM. وفي عام ١٩٩٠، فصلت أكورن فريق التصميم لتأسيس شركة جديدة باسم Advanced RISC Machines Ltd.، ^{[ ٥٢ ] [ ٥٣ ] [ ٥٤ ]} والتي أصبحت فيما بعد شركة ARM Ltd. عندما طُرحت أسهم شركتها الأم، Arm Holdings plc، في بورصتي لندن وناسداك عام ١٩٩٨. ^{[ ٥٥ ]} وتطور هذا التعاون الجديد بين أبل وأرم لاحقًا إلى معالج ARM6، الذي أُطلق لأول مرة في أوائل عام ١٩٩٢. واستخدمت أبل معالج ARM610، المبني على معالج ARM6، كأساس لجهازها المساعد الرقمي الشخصي Apple Newton .

في عام 1994، استخدمت شركة Acorn معالج ARM610 كوحدة المعالجة المركزية الرئيسية في حواسيب RiscPC . حصلت شركة DEC على ترخيص معمارية ARMv4 وأنتجت معالج StrongARM . ^{[ 56 ]} عند تردد 233 ميجاهرتز ، كان هذا المعالج يستهلك واطًا واحدًا فقط (تستهلك الإصدارات الأحدث طاقة أقل بكثير). نُقل هذا العمل لاحقًا إلى شركة Intel كجزء من تسوية دعوى قضائية، وانتهزت Intel الفرصة لتكملة خط إنتاجها i960 بمعالج StrongARM. طورت Intel لاحقًا تطبيقها الخاص عالي الأداء المسمى XScale ، والذي باعته لاحقًا لشركة Marvell . ظل عدد الترانزستورات في نواة ARM ثابتًا تقريبًا خلال هذه التغييرات؛ احتوى ARM2 على 30,000 ترانزستور، ^{[ 57 ]} بينما ارتفع عدد الترانزستورات في ARM6 إلى 35,000 فقط. ^{[ 58 ]}  

في عام 2005، استخدمت حوالي 98% من الهواتف المحمولة المباعة معالج ARM واحدًا على الأقل. ^{[ 59 ]} وفي عام 2010، أفاد مصنّعو الرقائق الإلكترونية القائمة على معمارية ARM بشحن 6.1  مليار معالج ARM ، ما يمثل 95% من الهواتف الذكية ، و35% من أجهزة التلفزيون الرقمية وأجهزة الاستقبال الرقمية ، و10% من أجهزة الكمبيوتر المحمولة . وفي عام 2011، كانت معمارية ARM ذات 32 بت الأكثر استخدامًا في الأجهزة المحمولة والأكثر شيوعًا في الأنظمة المدمجة. ^{[ 60 ]} وفي عام 2013، بلغ إنتاجها 10 مليارات معالج ^{[ 61 ]} ، وتُستخدم رقائق ARM في حوالي 60% من الأجهزة المحمولة في العالم. ^{[ 62 ]}

تتمثل أعمال شركة Arm Holdings الرئيسية في بيع وحدات الملكية الفكرية (IP cores )، التي يستخدمها المرخص لهم لإنشاء وحدات تحكم دقيقة (MCUs) ووحدات معالجة مركزية (CPUs ) وأنظمة متكاملة على شريحة واحدة (SoCs ) تعتمد على هذه الوحدات. يقوم المصنّع الأصلي للتصميم بدمج وحدة ARM الأساسية مع أجزاء أخرى لإنتاج جهاز متكامل، عادةً ما يكون قابلاً للتصنيع في مصانع تصنيع أشباه الموصلات القائمة بتكلفة منخفضة مع الحفاظ على أداء عالٍ. يُعدّ معالج ARM7TDMI أنجح مثال على ذلك، حيث بيع منه مئات الملايين. وقد كانت شركة Atmel مركزًا رائدًا في تصميم الأنظمة المدمجة القائمة على معالج ARM7TDMI.

تتراوح معمارية ARM المستخدمة في الهواتف الذكية وأجهزة المساعد الرقمي الشخصي والأجهزة المحمولة الأخرى من ARMv5 إلى ARMv8-A .

في عام 2009، طرحت بعض الشركات المصنعة أجهزة كمبيوتر محمولة صغيرة تعتمد على معالجات معمارية ARM، في منافسة مباشرة مع أجهزة الكمبيوتر المحمولة الصغيرة التي تعتمد على معالجات Intel Atom . ^{[ 63 ]}

تقدم شركة Arm Holdings مجموعة متنوعة من شروط الترخيص، تختلف في التكلفة والمخرجات. وتوفر Arm Holdings لجميع المرخص لهم وصفًا متكاملًا للأجهزة الخاصة بنواة ARM، بالإضافة إلى مجموعة أدوات تطوير برمجيات كاملة ( مترجم ، مصحح أخطاء ، حزمة تطوير برمجيات )، وحق بيع رقائق السيليكون المصنعة التي تحتوي على وحدة المعالجة المركزية ARM.

تشمل حزم SoC التي تدمج تصميمات ARM الأساسية الأجيال الثلاثة الأولى من Nvidia Tegra، وعائلة Quatro من CSR plc، وNova وNovaThor من ST-Ericsson، ووحدة التحكم الدقيقة Precision32 من Silicon Labs، ومنتجات OMAP من Texas Instruments، ومنتجات Hummingbird و Exynos من Samsung ، وA4 و A5 و A5X من Apple ، و i.MX من NXP .

عادةً ما يهتم حاملو تراخيص تصميم أشباه الموصلات بدون مصانع (Fabless) ، الراغبون في دمج نواة ARM في تصميم رقائقهم الخاصة، بالحصول على نواة ملكية فكرية جاهزة للتصنيع وموثقة لأشباه الموصلات . لهؤلاء العملاء، تُقدم Arm Holdings وصفًا لقائمة توصيلات البوابات لنواة ARM المختارة، بالإضافة إلى نموذج محاكاة مُجرّد وبرامج اختبار للمساعدة في دمج التصميم والتحقق منه. أما العملاء الأكثر طموحًا، بما في ذلك مُصنّعو الأجهزة المتكاملة (IDM) ومُشغّلو مصانع أشباه الموصلات، فيختارون الحصول على الملكية الفكرية للمعالج في شكل RTL قابل للتصنيع ( Verilog ). بفضل RTL القابل للتصنيع، يتمتع العميل بالقدرة على إجراء تحسينات وتوسيعات على مستوى البنية. وهذا يسمح للمصمم بتحقيق أهداف تصميمية غير تقليدية لا يُمكن تحقيقها باستخدام قائمة توصيلات غير مُعدّلة ( سرعة ساعة عالية ، استهلاك طاقة منخفض للغاية، توسيعات لمجموعة التعليمات، إلخ). مع أن Arm Holdings لا تمنح حامل الترخيص الحق في إعادة بيع بنية ARM نفسها، إلا أنه يُمكنه بيع المنتجات المُصنّعة بحرية، مثل أجهزة الرقائق ولوحات التقييم والأنظمة الكاملة. قد تُمثل مصانع أشباه الموصلات التجارية حالة خاصة. لا يُسمح لهم فقط ببيع رقائق السيليكون الجاهزة التي تحتوي على نوى ARM، بل إنهم يمتلكون عمومًا الحق في إعادة تصنيع نوى ARM لعملاء آخرين.

تُسعّر شركة Arm Holdings حقوق الملكية الفكرية الخاصة بها بناءً على القيمة المُدركة. عادةً ما تكون تكلفة ترخيص معالجات ARM ذات الأداء المنخفض أقل من تكلفة ترخيص المعالجات ذات الأداء العالي. من الناحية العملية، تُكلّف المعالجات القابلة للتصنيع أكثر من المعالجات ذات البنية الصلبة (الصندوق الأسود). ومما يزيد الأمر تعقيدًا، أن مصانع تصنيع الرقائق التي تمتلك ترخيص ARM، مثل سامسونج أو فوجيتسو، يُمكنها تقديم أسعار ترخيص مُخفضة لعملائها. في مقابل الحصول على معالج ARM من خلال خدمات التصميم الداخلية للمصنع، يُمكن للعميل تخفيض أو إلغاء دفع رسوم ترخيص ARM المُقدمة.

بالمقارنة مع مصانع أشباه الموصلات المتخصصة (مثل TSMC و UMC ) التي لا تقدم خدمات تصميم داخلية، تتقاضى فوجيتسو/سامسونج ضعفين إلى ثلاثة أضعاف تكلفة تصنيع الرقاقة الواحدة . بالنسبة للتطبيقات ذات الأحجام المنخفضة إلى المتوسطة، يوفر مصنع خدمات التصميم أسعارًا إجمالية أقل (من خلال دعم رسوم الترخيص). أما بالنسبة للأجزاء المنتجة بكميات كبيرة، فإن خفض التكاليف على المدى الطويل، والذي يمكن تحقيقه من خلال انخفاض أسعار الرقاقات، يقلل من تأثير تكاليف الهندسة غير المتكررة لشركة ARM ، مما يجعل المصنع المتخصص خيارًا أفضل.

تشمل الشركات التي طورت رقائق ذات نوى مصممة بواسطة Arm شركة Annapurna Labs التابعة لشركة Amazon.com ، ^{[ 64 ]} وAnalog Devices و Apple و AppliedMicro (الآن: MACOM Technology Solutions ^{[ 65 ]} ) و Atmel و Broadcom و Cavium و Cypress Semiconductor و Freescale Semiconductor (الآن NXP Semiconductors ) و Huawei و Intel و Maxim Integrated و Nvidia و NXP و Qualcomm و Renesas و Samsung Electronics و ST Microelectronics و Texas Instruments و Xilinx .

في فبراير 2016، أعلنت شركة ARM عن ترخيص "Built on ARM Cortex Technology" (المُختصر غالبًا إلى ترخيص "Built on Cortex" (BoC)). يُتيح هذا الترخيص للشركات التعاون مع ARM وإجراء تعديلات على تصاميم ARM Cortex، دون مشاركة هذه التعديلات مع شركات أخرى. كما تتمتع هذه التصاميم شبه المُخصصة بحرية العلامة التجارية، مثل Kryo 280 .

تشمل الشركات الحاصلة حاليًا على ترخيص تقنية Built on ARM Cortex شركة كوالكوم . ^{[ 66 ]}

يمكن للشركات أيضًا الحصول على ترخيص معمارية ARM لتصميم نوى المعالجات الخاصة بها باستخدام مجموعات تعليمات ARM. يجب أن تتوافق هذه النوى تمامًا مع معمارية ARM. ومن بين الشركات التي صممت نوى تُطبّق معمارية ARM: Apple، وAppliedMicro (التي تُعرف الآن باسم Ampere Computing )، وBroadcom، وCavium (التي تُعرف الآن باسم Marvell)، و Digital Equipment Corporation ، وIntel، وNvidia، وQualcomm، وSamsung Electronics، و Fujitsu ، وNUVIA Inc. (التي استحوذت عليها Qualcomm في عام 2021).

أعلنت شركة ARM في 16 يوليو 2019 عن خدمة ARM Flexible Access. تتيح هذه الخدمة الوصول غير المحدود إلى الملكية الفكرية لشركة ARM المضمنة لأغراض التطوير. وتُفرض رسوم ترخيص لكل منتج بمجرد وصول العميل إلى مرحلة تصنيع الرقاقات أو مرحلة النماذج الأولية. ^{[ 67 ] [ 68 ]}

يشمل برنامج الوصول المرن من ARM نسبة 75% من أحدث حقوق الملكية الفكرية لشركة ARM خلال العامين الماضيين. اعتبارًا من أكتوبر 2019:

• المعالجات المركزية: Cortex-A5 ، Cortex-A7 ، Cortex-A32 ، Cortex-A34 ، Cortex-A35 ، Cortex-A53 ، Cortex-R5 ، Cortex-R8 ، Cortex-R52 ، Cortex-M0 ، Cortex-M0+ ، Cortex-M3 ، Cortex-M4 ، Cortex-M7 ، Cortex-M23 ، Cortex-M33
• وحدات معالجة الرسومات: Mali-G52 و Mali-G31 . تتضمن مجموعات تطوير برامج تشغيل Mali (DDK).
• الربط البيني: CoreLink NIC-400، CoreLink NIC-450، CoreLink CCI-400، CoreLink CCI-500، CoreLink CCI-550، ADB-400 AMBA، XHB-400 AXI-AHB
• وحدات التحكم بالنظام: CoreLink GIC-400، CoreLink GIC-500، PL192 VIC، BP141 TrustZone Memory Wrapper، CoreLink TZC-400، CoreLink L2C-310، CoreLink MMU-500، BP140 Memory Interface
• عنوان IP الأمني: CryptoCell-312، CryptoCell-712، مولد الأرقام العشوائية الحقيقية TrustZone
• وحدات التحكم الطرفية: PL011 UART، PL022 SPI، PL031 RTC
• التصحيح والتتبع: CoreSight SoC-400، CoreSight SDC-600، CoreSight STM-500، CoreSight System Trace Macrocell، CoreSight Trace Memory Controller
• مجموعات التصميم: Corstone-101، Corstone-201
• الملكية الفكرية المادية: Artisan PIK لمعالج Cortex-M33 من TSMC 22ULL، بما في ذلك مُجمِّعات الذاكرة، ومكتبات المنطق، ومنافذ الإدخال/الإخراج للأغراض العامة، والوثائق.
• الأدوات والمواد: أدوات الملكية الفكرية من سقراط، برنامج تصميم ARM، نماذج الأنظمة الافتراضية
• الدعم: الدعم الفني القياسي لـ ARM، والتدريب عبر الإنترنت لـ ARM، وتحديثات الصيانة، ورصيد للتدريب في الموقع ومراجعات التصميم

تُستخدم معالجات ARM في العديد من المنتجات، وخاصةً أجهزة المساعد الرقمي الشخصي والهواتف الذكية . ومن الأمثلة على ذلك في مجال الحوسبة : الجيل الأول من أجهزة Surface و Surface 2 و Pocket PC من مايكروسوفت (بعد عام 2002 )، وأجهزة iPad من آبل ، وأجهزة Eee Pad Transformer اللوحية من أسوس ، والعديد من أجهزة Chromebook المحمولة. وتشمل الأمثلة الأخرى هواتف iPhone الذكية وأجهزة iPod المحمولة لتشغيل الوسائط ، وكاميرات Canon PowerShot الرقمية ، وجهاز Nintendo Switch الهجين، ومعالج Wii الأمني، وأجهزة ألعاب 3DS المحمولة ، وأنظمة الملاحة TomTom الصوتية .

في عام 2005، شاركت شركة Arm في تطوير حاسوب جامعة مانشستر SpiNNaker ، الذي استخدم نوى ARM لمحاكاة الدماغ البشري . ^{[ 113 ]}

تُستخدم رقائق ARM أيضًا في Raspberry Pi و BeagleBoard و BeagleBone و PandaBoard وغيرها من أجهزة الكمبيوتر أحادية اللوحة ، لأنها صغيرة جدًا وغير مكلفة وتستهلك القليل جدًا من الطاقة.

ARMv1

العنونة ذات 26 بت - أصبحت قديمة اعتبارًا من يونيو 2000. ^{[ 114 ]}

ARMv2

تعليمات الضرب والضرب والتجميع؛ دعم المعالج المساعد - جميع المتغيرات أصبحت قديمة اعتبارًا من يونيو 2000. ^{[ 114 ]}

ARMv2a

تعليمات التحميل والتخزين الذرية.

ARMv3

عنونة 32 بت ^{[ 114 ]} - جميع المتغيرات أصبحت قديمة اعتبارًا من يوليو 2005. ^{[ 115 ]}

ARMv3G

لا يدعم عناوين 26 بت. ^{[ 114 ]}

ARMv3M

الضرب الطويل والموجه. ^{[ 114 ]}

ARMv4

تعليمات تحميل وتخزين نصف الكلمة؛ تعليمات تحميل البايت ونصف الكلمة مع تمديد الإشارة؛ تمت إزالة دعم العنونة 26 بت ^{[ 114 ]}

ARMv4xM

ARMv4، ولكن بدون الضرب الطويل ^{[ 114 ]} - قديم اعتبارًا من يوليو 2005 ^{[ 115 ]}

ARMv4T

ARMv4 بالإضافة إلى الإصدار 1 من مجموعة تعليمات Thumb ^{[ 114 ]}

ARMv4TxM

ARMv4T، ولكن بدون الضرب الطويل ^{[ 114 ]} - قديم اعتبارًا من يوليو 2005 ^{[ 115 ]}

ARMv5

تعليمات عد الأصفار البادئة ^{[ 114 ]} - أصبحت قديمة اعتبارًا من يوليو 2005 ^{[ 115 ]}

ARMv5xM

ARMv5، ولكن بدون الضرب الطويل ^{[ 114 ]} - قديم اعتبارًا من يوليو 2005 ^{[ 115 ]}

ARMv5T

ARMv5 بالإضافة إلى الإصدار 2 من Thumb ^{[ 114 ]}

ARMv5TxM

ARMv5T، ولكن بدون الضرب الطويل ^{[ 114 ]} - قديم اعتبارًا من يوليو 2005 ^{[ 115 ]}

ARMv5TE

ARMv5T بالإضافة إلى تعليمات DSP المحسنة ^{[ 114 ]}

ARMv5TExP

ARMv5TE، ولكن بدون LDRD، MCRR، MRRC، PLD، STRDوتعليمات DSP المحسنة ^{[ 114 ]}

ARMv5TEJ

ARMv5TE بالإضافة إلى Jazelle ^{[ 115 ]}

ARMv6

ARMv5TEJ كامل؛ تعليمات عكس البايت؛ تعليمات التحميل والتخزين ذات الوصول الحصري؛ تعليمات تمديد الإشارة وتمديد الصفر للبايت ونصف الكلمة؛ تعليمات وسائط SIMD؛ دعم الوصول غير المحاذي ^{[ 115 ]}

ARMv6K

تعليمات ARMv6 بالإضافة إلى دعم أنظمة المعالجات المتعددة ^{[ 116 ]}

ARMv6T2

مجموعة تعليمات ARMv6 بالإضافة إلى Thumb-2 ^{[ 116 ]}

ARMv7

ARMv7-A، ARMv7-R

قسمة اختيارية موقعة وغير موقعة؛ تعليمات حاجز الذاكرة والتزامن؛ تعليمات تلميح التحميل المسبق ^{[ 116 ]}

ARMv7-M

الإبهام-2 فقط ^{[ 117 ]}

ARMv8

يقدم حالتين للتنفيذ ، AArch32 و AArch64 ، الأولى منها تدعم مجموعة تعليمات ARM ذات 32 بت، والتي تسمى A32، ومجموعة تعليمات Thumb-2، والتي تسمى T32، والثانية منها تدعم مجموعة تعليمات جديدة مع 32 سجلًا من 64 بت، وتسمى A64.

ARMv8-A AArch32، ARMv8-R AArch32

تعليمات التحميل والاستحواذ والتخزين والإفراج، تعليمات التشفير، امتدادات تعليمات حاجز البيانات، تعليمات إرسال الحدث محليًا ^{[ 118 ]}

ARMv8-M

الإبهام المتغير-2 فقط ^{[ 119 ]}

باستثناء ملف تعريف M، تحدد بنية ARM ذات 32 بت عدة أوضاع لوحدة المعالجة المركزية، وذلك تبعًا لميزات البنية المُطبقة. في أي لحظة، يمكن أن تكون وحدة المعالجة المركزية في وضع واحد فقط، ولكن يمكنها التبديل بين الأوضاع نتيجة لأحداث خارجية (مقاطعات) أو برمجيًا. ^{[ 120 ]}

• وضع المستخدم: الوضع الوحيد غير المخصص للامتيازات.
• وضع FIQ: وضع مميز يتم الدخول إليه كلما قبل المعالج طلب مقاطعة سريعة .
• وضع IRQ: وضع مميز يتم الدخول إليه كلما قبل المعالج مقاطعة.
• وضع المشرف (svc): وضع مميز يتم الدخول إليه كلما تمت إعادة ضبط وحدة المعالجة المركزية أو عند تنفيذ تعليمات SVC.
• وضع الإجهاض: وضع مميز يتم الدخول إليه كلما حدث إجهاض جلب مسبق أو استثناء إجهاض البيانات.
• الوضع غير المحدد: وضع مميز يتم الدخول إليه كلما حدث استثناء تعليمي غير محدد.
• وضع النظام (ARMv4 وما فوق): الوضع المميز الوحيد الذي لا يتم الدخول إليه عن طريق استثناء. لا يمكن الدخول إليه إلا بتنفيذ تعليمة تكتب صراحةً إلى بتات الوضع في سجل حالة البرنامج الحالي (CPSR) من وضع مميز آخر (وليس من وضع المستخدم).
• وضع المراقبة (ARMv6 و ARMv7 Security Extensions، ARMv8 EL3): تم تقديم وضع المراقبة لدعم امتداد TrustZone في أنوية ARM.
• وضع المحاكاة الافتراضية (امتدادات المحاكاة الافتراضية ARMv7، EL2 ARMv8): وضع مُشرف افتراضي يدعم متطلبات المحاكاة الافتراضية لـ Popek و Goldberg للتشغيل غير الآمن لوحدة المعالجة المركزية. ^{[ 121 ] [ 122 ]}
• وضع الخيوط (ARMv6-M، ARMv7-M، ARMv8-M): وضع يمكن تحديده إما كوضع ذي صلاحيات أو وضع بدون صلاحيات. كما يمكن تحديد ما إذا كان سيتم استخدام مؤشر المكدس الرئيسي (MSP) أو مؤشر مكدس العملية (PSP) في سجل التحكم (CONTROL) مع إمكانية الوصول ذي الصلاحيات. صُمم هذا الوضع لمهام المستخدم في بيئة نظام التشغيل في الوقت الحقيقي (RTOS)، ولكنه يُستخدم عادةً في الأنظمة الأساسية (bare-metal) للحلقات الفائقة.
• وضع المعالج (ARMv6-M، ARMv7-M، ARMv8-M): وضع مخصص لمعالجة الاستثناءات (باستثناء إعادة الضبط التي تتم معالجتها في وضع الخيوط). يستخدم وضع المعالج دائمًا بروتوكول MSP ويعمل بمستوى امتيازات.

تم تصميم تطبيق ARM الأصلي بشكل ثابت بدون شفرة دقيقة ، مثل معالج 6502 ذي 8 بت الأبسط بكثير المستخدم في أجهزة الكمبيوتر الصغيرة Acorn السابقة.

تتضمن بنية ARM ذات 32 بت (وبنية 64 بت في الغالب) ميزات RISC التالية:

• بنية التحميل والتخزين .
• لا يدعم الإصدار الأصلي من البنية الوصول إلى الذاكرة غير المحاذية . يدعم الإصدار ARMv6 والإصدارات اللاحقة، باستثناء بعض إصدارات المتحكمات الدقيقة، الوصول غير المحاذي لتعليمات تحميل/تخزين نصف كلمة وكلمة واحدة مع بعض القيود، مثل عدم ضمان الذرية . ^{[ 123 ] [ 124 ]}
• ملف تسجيل موحد 16 × 32 بت (بما في ذلك عداد البرنامج ومؤشر المكدس وسجل الارتباط).
• تم تثبيت عرض التعليمات عند 32  بت لتسهيل فك التشفير والتنفيذ المتوازي ، على حساب انخفاض كثافة التعليمات البرمجية . لاحقًا، أضافت مجموعة تعليمات Thumb تعليمات 16 بت وزادت كثافة التعليمات البرمجية.
• يتم التنفيذ في الغالب خلال دورة ساعة واحدة.

ولتعويض التصميم الأبسط، مقارنةً بمعالجات مثل Intel 80286 و Motorola 68020 ، تم استخدام بعض ميزات التصميم الإضافية:

• يؤدي التنفيذ المشروط لمعظم التعليمات إلى تقليل الحمل الزائد للتفرع ويعوض عن عدم وجود متنبئ بالتفرع في الرقائق المبكرة.
• لا تُغير التعليمات الحسابية رموز الحالة إلا عند الرغبة في ذلك.
• يمكن استخدام مُبدِّل الإزاحة الأسطواني ذو 32 بت دون أي تأثير سلبي على الأداء مع معظم التعليمات الحسابية وحسابات العناوين.
• يحتوي على أنماط عنونة مفهرسة قوية .
• يدعم سجل الارتباط استدعاءات وظائف الأوراق السريعة.
• يحتوي نظام المقاطعة البسيط والسريع ذو مستويي الأولوية على بنوك سجلات مُبدَّلة.

int gcd ( int a , int b ) { while ( a != b ) // ندخل الحلقة عندما يكون a < b أو a > b، ولكن ليس عندما يكون a == b if ( a > b ) // عندما يكون a > b نقوم بهذا a -= b ; else // عندما يكون a < b نقوم بذلك (لا حاجة إلى "if (a < b)" لأن a != b يتم التحقق منه في شرط while) b -= a ; return a ; }

حلقة تكرارية : // قارن بين a و b GT = a > b ; LT = a < b ; NE = a != b ;// تنفيذ العمليات بناءً على نتائج العلامات إذا ( أكبر من ) أ -= ب ؛ // الطرح *فقط* إذا كانت القيمة أكبر من إذا ( أصغر من ) ب -= أ ؛ // ​​الطرح *فقط* إذا كانت القيمة أصغر من إذا ( لا يساوي ) انتقل إلى الحلقة ؛ // التكرار *فقط* إذا كانت القيم المُقارنة غير متساوية إرجاع أ ؛

; قم بتعيين a للمسجل r0، و b للمسجل r1. حلقة: CMP r0 , r1 ; اضبط الشرط "NE" إذا كان (a ≠ b)، ; "GT" إذا كان (a > b)، ; أو "LT" إذا كان (a < b) SUBGT r0 , r0 , r1 ; إذا كان "GT" (أكبر من)، فإن a = a − b SUBLT r1 , r1 , r0 ; إذا كان "LT" (أصغر من)، فإن b = b − a BNE loop ; إذا كان "NE" (لا يساوي)، فقم بالتكرار B lr ; إرجاع

a += ( j << 2 );

أضف را ، را ، آر جيه ، إل إس إل #2

تتضمن جميع معالجات ARM الحديثة إمكانيات تصحيح الأخطاء المادية، مما يسمح لمصححات الأخطاء البرمجية بتنفيذ عمليات مثل إيقاف البرنامج، والتنفيذ خطوة بخطوة، ووضع نقاط توقف في التعليمات البرمجية بدءًا من إعادة التشغيل. تُبنى هذه الإمكانيات باستخدام دعم JTAG ، مع أن بعض النوى الأحدث تدعم اختياريًا بروتوكول "SWD" ثنائي الأسلاك الخاص بـ ARM. في نوى ARM7TDMI، يرمز الحرف "D" إلى دعم تصحيح أخطاء JTAG، بينما يرمز الحرف "I" إلى وجود وحدة تصحيح أخطاء "EmbeddedICE". بالنسبة لأجيال نوى ARM7 وARM9، كان استخدام EmbeddedICE عبر JTAG معيارًا فعليًا لتصحيح الأخطاء، وإن لم يكن مضمونًا من الناحية المعمارية.

تُحدد بنية ARMv7 أدوات تصحيح الأخطاء الأساسية على مستوى البنية. تشمل هذه الأدوات نقاط التوقف، ونقاط المراقبة، وتنفيذ التعليمات في "وضع التصحيح"؛ وكانت أدوات مماثلة متوفرة أيضًا في EmbeddedICE. يدعم النظام كلاً من وضع "الإيقاف" ووضع "المراقبة" لتصحيح الأخطاء. لم تُحدد آلية النقل الفعلية المستخدمة للوصول إلى أدوات التصحيح في البنية، ولكن عادةً ما تتضمن التطبيقات دعم JTAG.

يوجد بنية تصحيح أخطاء منفصلة من نوع ARM "CoreSight"، وهي ليست مطلوبة من الناحية المعمارية بواسطة معالجات ARMv7.

لتحسين بنية ARM لمعالجة الإشارات الرقمية وتطبيقات الوسائط المتعددة، أُضيفت تعليمات DSP إلى مجموعة التعليمات. ^{[ 136 ]} ويُشار إلى هذه التعليمات بالحرف "E" في اسمي بنيتي ARMv5TE وARMv5TEJ. كما تشير المتغيرات التي تبدأ بالحرف "E" إلى T وD وM وI.

تُعدّ التعليمات الجديدة شائعة في بنى معالجات الإشارات الرقمية (DSP). وهي تشمل اختلافات في عمليات الضرب والتجميع الموقعة ، والجمع والطرح المشبع ، وحساب الأصفار البادئة .

ظهر هذا الامتداد لمجموعة تعليمات المعالج الأساسي لأول مرة عام ١٩٩٩، وكان مختلفًا عن معالج الإشارات الرقمية المساعد السابق من ARM المعروف باسم Piccolo، والذي استخدم مجموعة تعليمات منفصلة وغير متوافقة، وكان تنفيذه يتطلب عداد برنامج منفصل. ^{[ ١٣٧ ]} استخدمت تعليمات Piccolo ملف سجلات منفصلًا مكونًا من ستة عشر سجلًا من ٣٢ بت، حيث جمعت بعض التعليمات السجلات لاستخدامها كمراكم من ٤٨ بت، بينما تناولت تعليمات أخرى سجلات نصفية من ١٦ بت. تمكنت بعض التعليمات من العمل على قيمتين من ١٦ بت بالتوازي. تضمنت عملية الاتصال بملف سجلات Piccolo تحميل البيانات إلى Piccolo وتخزينها من معالج Piccolo المساعد عبر مخزنين مؤقتين من ثمانية مداخل من ٣٢ بت. وُصف Piccolo بأنه يُذكّر بنهج أخرى، لا سيما SH-DSP من هيتاشي و68356 من موتورولا، حيث لم يستخدم ذاكرة محلية مخصصة، واعتمد على عرض نطاق معالج ARM الأساسي لاسترجاع معاملات الإشارات الرقمية، مما أثر على الأداء المتزامن. ^{[ 138 ]} كما ثبت أن مجموعة التعليمات المميزة لـ Piccolo ليست "هدفًا جيدًا للمترجم". ^{[ 137 ]}

تم تقديم هذا في بنية ARMv6، وكان بمثابة مقدمة لتقنية SIMD المتقدمة، والتي تسمى أيضًا Neon . ^{[ 139 ]}

تقنية Jazelle DBX (التنفيذ المباشر لرمز البايت) هي تقنية تسمح بتنفيذ رمز بايت جافا مباشرةً في بنية ARM كحالة تنفيذ ثالثة (ومجموعة تعليمات ثالثة) إلى جانب وضعَي ARM وThumb الحاليين. يُشار إلى دعم هذه الحالة بالحرف "J" في بنية ARMv5TEJ، وفي أسماء النوى ARM9EJ-S وARM7EJ-S. يُعد دعم هذه الحالة إلزاميًا بدءًا من ARMv6 (باستثناء ملف تعريف ARMv7-M)، مع العلم أن النوى الأحدث لا تتضمن سوى تطبيق بسيط لا يوفر أي تسريع للأجهزة.

لتحسين كثافة التعليمات البرمجية المُجمّعة، اعتمدت المعالجات منذ معالج ARM7TDMI (الذي صدر عام 1994 ^{[ 140 ]} ) مجموعة تعليمات Thumb المضغوطة ، والتي لها حالة خاصة بها. (يشير الحرف "T" في "TDMI" إلى ميزة Thumb). في هذه الحالة، يُنفّذ المعالج مجموعة تعليمات Thumb، وهي ترميز مضغوط 16 بت لمجموعة فرعية من مجموعة تعليمات ARM. ^{[ 141 ]} تُطابق معظم تعليمات Thumb مباشرةً تعليمات ARM العادية. ويتحقق توفير المساحة من خلال جعل بعض معاملات التعليمات ضمنية، والحد من عدد الاحتمالات مقارنةً بتعليمات ARM التي تُنفّذ في حالة مجموعة تعليمات ARM.

في لغة Thumb، تتمتع رموز العمليات ذات 16 بت بوظائف أقل. على سبيل المثال، يمكن أن تكون التفرعات فقط مشروطة، ويقتصر وصول العديد من رموز العمليات على نصف سجلات الأغراض العامة لوحدة المعالجة المركزية. توفر رموز العمليات الأقصر كثافةً أفضل للتعليمات البرمجية بشكل عام، على الرغم من أن بعض العمليات تتطلب تعليمات إضافية. في الحالات التي يكون فيها عرض منفذ الذاكرة أو ناقل البيانات محدودًا بأقل من 32  بت، تسمح رموز عمليات Thumb الأقصر بأداء أفضل مقارنةً بشفرة ARM ذات 32 بت، حيث قد يلزم تحميل كمية أقل من التعليمات البرمجية إلى المعالج عبر نطاق تردد الذاكرة المحدود.

على عكس معالجات ذات تعليمات متغيرة الطول (16 أو 32 بت)، مثل Cray-1 و Hitachi SuperH ، فإن مجموعتي تعليمات ARM وThumb تعملان بشكل مستقل. عادةً ما تحتوي الأجهزة المدمجة، مثل Game Boy Advance ، على ذاكرة وصول عشوائي (RAM) صغيرة يمكن الوصول إليها عبر مسار بيانات كامل 32 بت؛ بينما يتم الوصول إلى الجزء الأكبر عبر مسار بيانات ثانوي 16 بت أو أقل. في هذه الحالة، يُنصح عادةً بتجميع كود Thumb وتحسين بعض الأجزاء الأكثر استهلاكًا لوحدة المعالجة المركزية يدويًا باستخدام تعليمات ARM كاملة 32 بت، ووضع هذه التعليمات الأوسع في الذاكرة التي يمكن الوصول إليها عبر ناقل 32 بت.

كان معالج ARM7TDMI أول معالج مزود بوحدة فك تشفير تعليمات Thumb . جميع المعالجات التي تدعم مجموعات تعليمات 32 بت، بدءًا من ARM9، بما في ذلك XScale، تتضمن وحدة فك تشفير تعليمات Thumb. وتشمل هذه الوحدة تعليمات مُقتبسة من معالج Hitachi SuperH (1992)، الذي حصلت ARM على ترخيص استخدامه. ^{[ 142 ]} تُنفذ أصغر عائلات معالجات ARM (Cortex M0 وM1) مجموعة تعليمات Thumb ذات 16 بت فقط لتحقيق أقصى أداء في التطبيقات منخفضة التكلفة. كما أن معالجات ARM التي لا تدعم عنونة 32 بت لا تتضمن Thumb أيضًا.

تم تقديم تقنية Thumb-2 في معالج ARM1156  ، الذي أُعلن عنه عام 2003. تعمل Thumb-2 على توسيع مجموعة تعليمات Thumb المحدودة ذات الـ 16 بت بإضافة تعليمات إضافية ذات 32 بت، مما يمنح مجموعة التعليمات نطاقًا أوسع، وبالتالي ينتج عنه مجموعة تعليمات متغيرة الطول. كان الهدف المعلن من Thumb-2 هو تحقيق كثافة برمجية مماثلة لـ Thumb مع أداء مماثل لمجموعة تعليمات ARM على ذاكرة 32 بت.

يُوسّع Thumb-2 مجموعة تعليمات Thumb بإضافة معالجة حقول البتات، وفروع الجداول، والتنفيذ المشروط. في الوقت نفسه، تم توسيع مجموعة تعليمات ARM للحفاظ على وظائف مكافئة في كلتا المجموعتين. تدعم لغة التجميع الموحدة (UAL) الجديدة توليد تعليمات Thumb أو ARM من نفس الكود المصدري؛ وتُعدّ إصدارات Thumb المستخدمة في معالجات ARMv7 بنفس كفاءة كود ARM تقريبًا (بما في ذلك القدرة على كتابة معالجات المقاطعات). يتطلب هذا بعض الحذر، واستخدام تعليمة "IT" (إذا-ثم) جديدة، والتي تسمح بتنفيذ ما يصل إلى أربع تعليمات متتالية بناءً على شرط مُختَبَر، أو على عكسه. عند الترجمة إلى كود ARM، يتم تجاهل هذه التعليمة، ولكن عند الترجمة إلى Thumb، فإنها تُولّد تعليمة فعلية. على سبيل المثال:

إذا كان (r0 == r1) CMP r0 , r1 ITE EQ ; ARM: لا يوجد رمز ... Thumb: تعليمة IT ; ثم r0 = r2; MOVEQ r0 , r2 ; ARM: مشروط؛ Thumb: الشرط عبر ITE 'T' (ثم) ; وإلا r0 = r3; MOVNE r0 , r3 ; ARM: مشروط؛ Thumb: الشرط عبر ITE 'E' (وإلا) ; تذكر أن تعليمة MOV في Thumb لا تحتوي على بتات لترميز "EQ" أو "NE".

تدعم جميع رقاقات ARMv7 مجموعة تعليمات Thumb. وتدعم جميع رقاقات سلسلة Cortex-A التي تدعم ARMv7، وجميع رقاقات سلسلة Cortex-R، وجميع رقاقات سلسلة ARM11 كلاً من "حالة مجموعة تعليمات ARM" و"حالة مجموعة تعليمات Thumb"، بينما تدعم رقاقات سلسلة Cortex-M مجموعة تعليمات Thumb فقط. ^{[ 143 ] [ 144 ] [ 145 ]}

تم الإعلان عن ThumbEE (المُسمى خطأً Thumb-2EE في بعض وثائق ARM)، والذي سُوِّق باسم Jazelle RCT ^{[ 146 ]} (هدف تجميع وقت التشغيل)، في عام 2005، وتم إيقاف دعمه في عام 2011. ظهر لأول مرة في معالج Cortex-A8 . يُعد ThumbEE حالة رابعة لمجموعة التعليمات، حيث يُجري تغييرات طفيفة على مجموعة تعليمات Thumb-2 الموسعة. تجعل هذه التغييرات مجموعة التعليمات مناسبة بشكل خاص للتعليمات البرمجية المُولَّدة في وقت التشغيل (مثلًا بواسطة تجميع JIT ) في بيئات التنفيذ المُدارة . يُعد ThumbEE هدفًا للغات مثل Java و C# و Perl و Python ، ويسمح لمُجمِّعات JIT بإخراج تعليمات برمجية مُجمَّعة أصغر حجمًا دون التأثير على الأداء.

تتضمن الميزات الجديدة التي يوفرها ThumbEE فحصًا تلقائيًا للمؤشرات الفارغة في كل عملية تحميل وتخزين، وتعليمات لإجراء فحص حدود المصفوفة، وتعليمات خاصة تستدعي معالجًا. بالإضافة إلى ذلك، وبفضل استخدام تقنية Thumb-2، يتيح ThumbEE الوصول إلى السجلات من r8 إلى r15 (حيث تُخزَّن حالة Jazelle/DBX Java VM). ^{[ 147 ]} المعالجات عبارة عن أجزاء صغيرة من التعليمات البرمجية التي يتم استدعاؤها بشكل متكرر، وتُستخدم عادةً لتنفيذ لغات البرمجة عالية المستوى، مثل تخصيص الذاكرة لكائن جديد. تأتي هذه التغييرات من إعادة استخدام عدد قليل من رموز العمليات، ومعرفة أن النواة تعمل في حالة ThumbEE الجديدة.

في 23 نوفمبر 2011، أوقفت شركة Arm أي استخدام لمجموعة تعليمات ThumbEE، ^{[ 148 ]} وقامت Armv8 بإزالة دعم ThumbEE.

تقنية VFP (النقطة العائمة المتجهة) هي امتداد لوحدة معالجة النقطة العائمة (FPU) في معمارية ARM ^{[ 149 ]} (مُطبقة بشكل مختلف في Armv8 - حيث لم تُعرّف المعالجات المساعدة). توفر هذه التقنية حسابات نقطة عائمة أحادية وثنائية الدقة بتكلفة منخفضة، متوافقة تمامًا مع معيار ANSI/IEEE Std 754-1985 لحسابات النقطة العائمة الثنائية . تُناسب حسابات النقطة العائمة في VFP طيفًا واسعًا من التطبيقات، مثل أجهزة المساعد الرقمي الشخصي (PDA)، والهواتف الذكية، وضغط الصوت وفك ضغطه، والرسومات ثلاثية الأبعاد، والصوت الرقمي، والطابعات، وأجهزة الاستقبال الرقمية، وتطبيقات السيارات. صُممت معمارية VFP لدعم تنفيذ تعليمات "الوضع المتجهي" القصيرة، إلا أن هذه التعليمات كانت تُنفذ على كل عنصر من عناصر المتجه بالتسلسل، وبالتالي لم تُوفر أداء التوازي المتجهي الحقيقي أحادي التعليمات ومتعدد البيانات (SIMD). لذلك تمت إزالة وضع المتجهات هذا بعد فترة وجيزة من تقديمه، ^{[ 150 ]} ليتم استبداله بنظام Advanced SIMD الأكثر قوة، والذي يسمى أيضًا Neon .

تحتوي بعض الأجهزة، مثل معالج ARM Cortex-A8، على وحدة VFPLite مُصغّرة بدلاً من وحدة VFP كاملة، وتتطلب ما يقارب عشرة أضعاف دورات الساعة لكل عملية حسابية للفاصلة العائمة. ^{[ 151 ]} طبّقت بنية ما قبل Armv8 تقنية الفاصلة العائمة/SIMD باستخدام واجهة المعالج المساعد. تشمل وحدات الفاصلة العائمة و/أو SIMD الأخرى الموجودة في معالجات ARM التي تستخدم واجهة المعالج المساعد FPA وFPE و iwMMXt ، وقد تم تنفيذ بعضها برمجياً عن طريق اعتراض العمليات، ولكن كان من الممكن تنفيذها برمجياً. توفر هذه الوحدات بعض الوظائف نفسها التي توفرها VFP، ولكنها غير متوافقة معها من حيث رمز العملية . كما توفر FPA10 دقة مُوسّعة ، ولكنها تُنفّذ التقريب الصحيح (المطلوب بموجب معيار IEEE  754) بدقة أحادية فقط. ^{[ 152 ]}

VFPv1

مهجور

VFPv2

امتداد اختياري لمجموعة تعليمات ARM في معمارية ARMv5TE و ARMv5TEJ و ARMv6. يحتوي VFPv2 على 16 مسجلاً لوحدة الفاصلة العائمة (FPU) سعة 64 بت.

VFPv3 أو VFPv3-D32

تم تطبيقها على معظم معالجات ARMv7 من نوع Cortex-A8 و A9. وهي متوافقة مع الإصدارات السابقة من VFPv2، باستثناء أنها لا تستطيع معالجة استثناءات الفاصلة العائمة. يحتوي VFPv3 على 32 مسجلاً لوحدة معالجة الفاصلة العائمة (FPU) بحجم 64 بت كمعيار، ويضيف تعليمات VCVT للتحويل بين الأعداد العددية (scalar) والأعداد العشرية (float) والأعداد المضاعفة (double)، كما يضيف وضعًا فوريًا إلى VMOV بحيث يمكن تحميل الثوابت في مسجلات وحدة معالجة الفاصلة العائمة.

VFPv3-D16

كما سبق، ولكن باستخدام 16 مسجلاً فقط من نوع FPU سعة 64 بت. تم تنفيذه على معالجات Cortex-R4 وR5 ومعالج Tegra 2 (Cortex-A9).

VFPv3-F16

غير شائع؛ فهو يدعم نظام IEEE754-2008 ذو الدقة النصفية (16 بت) كنظام تخزين للنقاط العائمة.

VFPv4 أو VFPv4-D32

تم تطبيق VFPv4 على معالجات ARMv7 من نوع Cortex-A12 و A15، ويحتوي معالج Cortex-A7 اختيارياً على VFPv4-D32 في حالة وحدة معالجة الفاصلة العائمة (FPU) المزودة بتقنية Neon. ^{[ 153 ]} يحتوي VFPv4 على 32 مسجلاً لوحدة معالجة الفاصلة العائمة (FPU) بحجم 64 بت كمعيار، ويضيف دعم الدقة النصفية كصيغة تخزين، بالإضافة إلى تعليمات الضرب والتجميع المدمجة، إلى ميزات VFPv3.

VFPv4-D16

كما سبق، ولكنها تحتوي على 16 مسجلاً فقط لوحدة الفاصلة العائمة (FPU) ذات 64 بت. تم تنفيذها على معالجات Cortex-A5 و A7 في حالة وحدة الفاصلة العائمة بدون Neon. ^{[ 153 ]}

VFPv5-D16-M

يتم تنفيذه على Cortex-M7 عندما يكون خيار النواة للفاصلة العائمة أحادية وثنائية الدقة موجودًا.

في توزيعات دبيان لينكس ومشتقاتها مثل أوبونتو ولينكس منت ، يشير مصطلح armhf ( اختصارًا لـ ARM hard float ) إلى بنية ARMv7 التي تتضمن امتداد VFP3-D16 الإضافي للأجهزة ذات الفاصلة العائمة (و Thumb-2) المذكور أعلاه. تستخدم حزم البرامج وأدوات الترجمة المتقاطعة اللاحقتين armhf و arm/armel للتمييز بينهما. ^{[ 154 ]}

The Advanced SIMD extension (also known as Neon or "MPE" Media Processing Engine) is a combined 64- and 128-bit SIMD instruction set that provides standardised acceleration for media and signal processing applications. Neon is included in all Cortex-A8 devices, but is optional in Cortex-A9 devices.^[155] Neon can execute MP3 audio decoding on CPUs running at 10 MHz, and can run the GSMadaptive multi-rate (AMR) speech codec at 13 MHz. It features a comprehensive instruction set, separate register files, and independent execution hardware.^[156] Neon supports 8-, 16-, 32-, and 64-bit integer and single-precision (32-bit) floating-point data and SIMD operations for handling audio and video processing as well as graphics and gaming processing. In Neon, the SIMD supports up to 16 operations at the same time. The Neon hardware shares the same floating-point registers as used in VFP. Devices such as the ARM Cortex-A8 and Cortex-A9 support 128-bit vectors, but will execute with 64 bits at a time,^[151] whereas some more powerful CPUs such as Cortex-A15 can execute 128 bits at a time.^[157][158]

A quirk of Neon in Armv7 devices is that it flushes all subnormal numbers to zero, and as a result the GCC compiler will not use it unless -funsafe-math-optimizations, which allows losing denormals, is turned on. "Enhanced" Neon defined since Armv8 does not have this quirk, but as of GCC 8.2 the same flag is still required to enable Neon instructions.^[159] On the other hand, GCC does consider Neon safe on AArch64 for Armv8.

ProjectNe10 is ARM's first open-source project (from its inception; while they acquired an older project, now named Mbed TLS). The Ne10 library is a set of common, useful functions written in both Neon and C (for compatibility). The library was created to allow developers to use Neon optimisations without learning Neon, but it also serves as a set of highly optimised Neon intrinsic and assembly code examples for common DSP, arithmetic, and image processing routines. The source code is available on GitHub.^[160]

Helium is the M-Profile Vector Extension (MVE). It adds more than 150 scalar and vector instructions.^[161]

ابتداءً من ARMv6، تدعم بنية ARM حماية الصفحة من التنفيذ ، والتي يشار إليها باسم XN ، اختصارًا لـ eXecute Never . ^{[ 174 ]}

تمت إضافة امتداد العنوان المادي الكبير (LPAE)، الذي يوسع حجم العنوان المادي من 32 بت إلى 40 بت، إلى بنية Armv7-A في عام 2011. ^{[ 175 ]}

قد يكون حجم العنوان الفعلي أكبر في المعالجات المبنية على بنية 64 بت (Armv8-A). على سبيل المثال، يبلغ 44 بت في معالجي Cortex-A75 وCortex-A65AE. ^{[ 176 ]}

تتشابه معماريتا Armv8-R و Armv8-M ، اللتان أُعلن عنهما بعد معمارية Armv8-A، في بعض الميزات مع معمارية Armv8-A. ومع ذلك، لا تتضمن معمارية Armv8-M أي تعليمات AArch64 ذات 64 بت، ولم تتضمن معمارية Armv8-R في الأصل أي تعليمات AArch64؛ وقد أُضيفت هذه التعليمات إلى معمارية Armv8-R لاحقًا.

يمكن تشغيل تطبيقات ويندوز المُعاد تجميعها لمعالجات ARM والمُرتبطة بمكتبة Winelib، من مشروع Wine ، على معالجات ARM بنظامي 32 بت أو 64 بت في أنظمة Linux أو FreeBSD أو غيرها من أنظمة التشغيل المتوافقة. ^{[ 238 ] [ 239 ]} وقد تم عرض تشغيل ملفات x86 الثنائية، على سبيل المثال عندما لا يتم تجميعها خصيصًا لمعالجات ARM، على معالجات ARM باستخدام QEMU مع Wine (على أنظمة Linux وغيرها )، ولكنها لا تعمل بكامل سرعتها أو بنفس إمكانيات Winelib.